特許

J-GLOBAL ID：200903063024233461

サブミクロン金属ゲートMOSトランジスタおよびその形成方法

発明者： シェン テン スー ,  デビッド エバンス ,  ツェ ヌエン
出願人/特許権者： シャープ株式会社 ,  シャープ・マイクロエレクトロニクス・テクノロジー・インコーポレイテッド
代理人 (1件)： 山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平10-336093
公開番号（公開出願番号）：特開平11-224949
出願日： 1998年11月26日
公開日（公表日）： 1999年08月17日
要約：

【要約】【課題】 サブミクロンチャネル長金属ゲートMOS集積回路において、対費用効果が高い製造方法を提供する。【解決手段】 MOSトランジスタはドープされた単結晶シリコン基板上に形成され、第1型の導電層を形成する。MOSトランジスタは該基板上に形成された活性領域と、第2型の導電チャネルを形成するようにドープされた、該活性領域中に位置するソース領域およびドレイン領域と、該活性領域中の該ソース領域および該ドレイン領域間に位置する金属ゲート領域であって、該金属ゲートが1ミクロン未満の幅を有する金属ゲート領域と、該ゲート領域の上に位置するゲート酸化物領域と、構造体の上に位置する酸化物領域と、それぞれが対応する領域と接続し、コンタクト金属と電極金属との組合わせからなるソース電極、ゲート電極、およびドレイン電極を有する。他の実施態様は、ゲート電極の間の相互接続、および一方のトランジスタのドレイン電極ともう一方のトランジスタのドレイン電極との相互接続を有する一対のMOSトランジスタを含む。

請求項（抜粋）：

第1型の導電層を形成するようにドープされた単結晶シリコン基板と、該基板上に形成された活性領域と、第2型の導電チャネルを形成するようにドープされた該活性領域に位置するソース領域およびドレイン領域と、該活性領域にある該ソース領域と該ドレイン領域との間に位置する金属ゲート領域であって、該金属ゲートが1ミクロン未満の幅を有する、金属ゲート領域と、該ゲート領域の上方に位置するゲート酸化物領域と、構造体の上方に位置する酸化物領域と、個々がそれぞれの領域と接続し、コンタクト金属と電極金属との組合せからなるソース電極、ゲート電極、およびドレイン電極と、を有する、MOSトランジスタ。

IPC (5件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/28 301 ,  H01L 21/8238 ,  H01L 27/092

FI (4件)：

H01L 29/78 301 P ,  H01L 21/28 301 R ,  H01L 27/08 321 F ,  H01L 27/08 321 D

引用特許：

審査官引用 (1件)

• MOSトランジスタの製造方法およびCMOSトランジスタの製造方法
  公報種別：公開公報   出願番号：特願平8-108838   出願人：ソニー株式会社