特許
J-GLOBAL ID：200903059712681314
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平7-262452
公開番号（公開出願番号）：特開平9-082887
出願日： 1995年09月14日
公開日（公表日）： 1997年03月28日
要約：
【要約】【課題】 ポリサイドの上に容量絶縁膜を形成し、その上に導電膜を形成してキャパシタを構成すると、キャパシタ全体の膜厚が大きくなり、段差が生じて上層配線の段切れが発生する。【解決手段】 ポリサイドを構成するポリシリコン4と高融点金属シリサイド6との間に容量絶縁膜5を設け、ポリシリコン4と高融点金属シリサイド6とをそれぞれ上側容量電極、下側容量電極としてキャパシタCを構成する。これにより、キャパシタの膜厚を低減でき、その段差を緩和し、上層の配線層の平坦化を図り、段切れ等を防止し、配線の微細化が実現できる。また、キャパシタを隣接するMOSトランジスタのポリサイドゲートGに近接配置した場合でも、フォトレジストの膜厚のばらつきが生じることがなく、高精度のフォトリソグラフィ工程が可能となり、高集積化が実現できる。
請求項（抜粋）：
ポリシリコンと高融点金属シリサイドとを積層したポリサイドを有する半導体装置において、前記ポリシリコンと高融点金属シリサイドとの間に絶縁膜を有し、この絶縁膜を容量絶縁膜とし、前記ポリシリコンと高融点金属シリサイドとをそれぞれ上側容量電極、下側容量電極とするキャパシタを備えることを特徴とする半導体装置。
IPC (2件)：
引用特許：
前のページに戻る
