半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：外川英明
公報種別：公開公報
出願番号（国際出願番号）：特願2001-226330
公開番号（公開出願番号）：特開2003-045996
出願日： 2001年07月26日
公開日（公表日）： 2003年02月14日
要約：

【要約】【課題】本発明は、簡単なシリコン集積化プロセスで、高いキャリア移動度を有するCMOSデバイスを実現することを目的とする。【解決手段】シリコン基板11にnチャネル型とpチャネル型のMOSトランジスタが形成され、CMOSデバイスが構成される。nチャネル型MOSトランジスタでは、熱酸化膜1と堆積膜2が順に形成され、これらの積層膜がゲート絶縁層14となる。pチャネル型MOSトランジスタでは、堆積膜2 ́が形成され、これがゲート絶縁層18となる。

請求項（抜粋）：

p型領域を含むシリコン層、前記シリコン層の前記p型領域内に互いに離間して設けられたn型ソース領域及びn型ドレイン領域、前記シリコン層上に形成され、金属又は半導体の熱酸化にて形成された熱酸化膜及び前記熱酸化膜上に形成され、金属又は半導体を含む化合物と、酸素又は酸素を含む化合物との気相反応で形成された堆積膜からなる積層膜を備えるゲート絶縁層、及び前記ゲート絶縁層上に形成されたゲート電極を備えてなるnチャネル型MISトランジスタと、n型領域を含むシリコン層、前記シリコン層の前記n型領域内に互いに離間して設けられたp型ソース領域域及びp型ドレイン領域、前記シリコン層上に形成され、金属又は半導体を含む化合物と、酸素又は酸素を含む化合物との気相反応で形成された堆積膜を備えるゲート絶縁層、及び前記ゲート絶縁層上に形成されたゲート電極を備えてなるpチャネル型MISトランジスタとを備えてなることを特徴とする半導体装置。

IPC (8件)：

H01L 21/8238 , H01L 21/316 , H01L 21/336 , H01L 27/08 331 , H01L 27/092 , H01L 27/12 , H01L 29/78 , H01L 29/786

FI (10件)：

H01L 21/316 B , H01L 21/316 M , H01L 21/316 S , H01L 27/08 331 E , H01L 27/12 B , H01L 27/08 321 D , H01L 29/78 617 U , H01L 29/78 618 Z , H01L 29/78 626 C , H01L 29/78 301 G

Fターム (70件)：

5F048AC03 , 5F048AC04 , 5F048BA01 , 5F048BA02 , 5F048BA16 , 5F048BB04 , 5F048BB05 , 5F048BB06 , 5F048BB11 , 5F048BB12 , 5F048BB16 , 5F048BB17 , 5F058BC02 , 5F058BC03 , 5F058BD01 , 5F058BD04 , 5F058BD05 , 5F058BF04 , 5F058BF25 , 5F058BF29 , 5F058BF62 , 5F058BF63 , 5F058BJ01 , 5F110AA01 , 5F110BB04 , 5F110CC02 , 5F110DD05 , 5F110DD13 , 5F110DD17 , 5F110DD21 , 5F110DD24 , 5F110DD30 , 5F110FF02 , 5F110FF09 , 5F110FF23 , 5F110FF27 , 5F110GG02 , 5F110GG06 , 5F110GG12 , 5F110GG25 , 5F110NN62 , 5F110NN65 , 5F110NN66 , 5F110QQ17 , 5F140AA01 , 5F140AB03 , 5F140AC36 , 5F140BA01 , 5F140BD01 , 5F140BD04 , 5F140BD05 , 5F140BD06 , 5F140BD07 , 5F140BD11 , 5F140BD12 , 5F140BD13 , 5F140BE07 , 5F140BE09 , 5F140BE10 , 5F140BE16 , 5F140BE17 , 5F140BF01 , 5F140BF04 , 5F140BF05 , 5F140BG27 , 5F140BG38 , 5F140BK13 , 5F140CB01 , 5F140CB04 , 5F140CB08

引用特許：

審査官引用 (1件)

半導体基板およびその製造方法
公報種別：公開公報出願番号：特願2000-252881 出願人：株式会社東芝

前のページに戻る