特許
J-GLOBAL ID：200903059831934182

表示パネル及びその製造方法

発明者：
山本 和人

山本 和人 について


出願人/特許権者：
カシオ計算機株式会社

カシオ計算機株式会社 について


代理人 (1件)： 鹿嶋 英實
公報種別：公開公報
出願番号（国際出願番号）：特願2007-235112
公開番号（公開出願番号）：特開2009-069251
出願日： 2007年09月11日
公開日（公表日）： 2009年04月02日
要約：
【課題】平坦化膜の平坦性の向上と、当該平坦化膜へのコンタクトホールの良好な形成とを両立させて、表示特性及び信頼性に優れた表示パネル及びその製造方法を提供する。【解決手段】画素駆動回路DCの各回路素子や配線層が形成された基板11上に、非感光性の有機材料からなる平坦化膜15を介して有機EL素子OLEDが形成された表示パネル10において、画素駆動回路DCの電極層(トランジスタTr12のソース電極Tr12s)と有機EL素子OLED(画素電極16)とを接続するコンタクトホールCH14(CH14b)を平坦化膜15に形成する工程に先立って、当該コンタクトホールCH14を形成するためのメタルマスクMSKを除去する工程で使用するマスク剥離液に対してエッチング耐性を有するバリアメタル14を、画素駆動回路DCの電極層上に形成する。【選択図】図4
請求項（抜粋）：
基板上に形成された機能素子と、 前記機能素子の電極層上の所定の領域に接続するように形成された導電性のバリア層と、 前記バリア層を被覆するように前記基板上に形成された平坦化膜と、 前記平坦化膜に形成された開口部内において前記バリア層を介して前記電極層に接続されるとともに、前記開口部から前記平坦化膜上に延在して形成される画素電極と、 を有していることを特徴とする表示パネル。
IPC (5件)：
G09F 9/30 ,  H01L 27/32 ,  H01L 51/50 ,  H05B 33/10 ,  H05B 33/26
FI (6件)：
G09F9/30 349Z ,  G09F9/30 338 ,  G09F9/30 365Z ,  H05B33/14 A ,  H05B33/10 ,  H05B33/26 Z
Fターム (18件)：
3K107AA01 ,  3K107BB01 ,  3K107CC21 ,  3K107CC31 ,  3K107DD03 ,  3K107DD23 ,  3K107DD27 ,  3K107DD90 ,  3K107DD97 ,  3K107EE03 ,  3K107GG12 ,  3K107GG28 ,  3K107HH05 ,  5C094AA31 ,  5C094BA03 ,  5C094BA27 ,  5C094DA13 ,  5C094GB10
引用特許：
出願人引用 (1件) 審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM