同期型半導体記憶装置

発明者： ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-027854
公開番号（公開出願番号）：特開平9-223389
出願日： 1996年02月15日
公開日（公表日）： 1997年08月26日
要約：

【要約】【課題】ビット構成の切換が可能であってエリアペナルティが小さいSDRAMを提供する。【解決手段】 ×8構成モードでは一方のデータ入出力端子112からの2ビットの直列データ信号を2つの入出力線対121a,122aに並列データ信号として供給し、×16構成モードでは両方のデータ入出力端子112,113からの2ビットの並列データ信号を2つの入出力線対121a,122aにそのまま供給するセレクタ116aを設け、×8構成モードでは2ビットプリフェッチ方式となり、×16構成モードではシングルパイプライン方式となるようにした。

請求項（抜粋）：

第1および第2のモードを有し、外部クロック信号に同期して、制御信号、アドレス信号およびデータ信号を含む外部信号を取込む同期型半導体記憶装置であって、第1および第2のデータ入出力端子、メモリセルアレイ、前記メモリセルアレイに接続された第1および第2の入出力線対、および前記第1のモードでは前記外部クロック信号に応答して前記第1および第2の入出力線対を交互に選択し、前記第1のデータ入出力端子をその選択した入出力線対に接続するとともに、前記第2のモードでは前記第1のデータ入出力端子を前記第1の入出力線対に接続しかつ前記第2のデータ入出力端子を前記第2の入出力線対に接続する切換手段を備える、同期型半導体記憶装置。

引用特許：

審査官引用 (3件)

特開平2-185795
半導体メモリ装置
公報種別：公開公報出願番号：特願平3-190100 出願人：富士通株式会社
特開平2-185795

前のページに戻る