特許
J-GLOBAL ID：200903060151942952
半導体装置及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
大胡 典夫 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-297657
公開番号（公開出願番号）：特開2002-110674
出願日： 2000年09月28日
公開日（公表日）： 2002年04月12日
要約：
【要約】【課題】 SiO2膜のラジカル窒化(またはプラズマ窒化)では、Si基板界面付近の窒素濃度を抑制してMOSトランジスタの界面特性・駆動力を良好に保つという条件の下では、膜表面側に十分な量の窒素を導入できないために、ゲート・リーク電流を十分に下げられないという課題があった。【解決手段】 ゲート絶縁膜(2)に窒素のSi基板(1)界面へのパイルアップを抑制しつつ、膜表面側に従来よりも多くの窒素を導入したもので、具体的には膜表面(電極界面側)付近の窒素濃度および膜密度が高く、Si基板界面付近の窒素濃度が低く、また、両者の間に、膜表面とSi基板界面との中間の窒素濃度を持つ領域が存在するシリコン酸窒化膜をゲート絶縁膜として使用する。
請求項（抜粋）：
シリコン基板層と、その上に形成された絶縁膜層、およびその上に形成された導電性の電極を備えた半導体装置において、前記絶縁膜層がシリコン・酸素・窒素を含有し、その絶縁膜層の窒素濃度がシリコン基板層側界面は低く、電極側界面は多くなっており、前記シリコン基板層と電極の間に窒素濃度の中間領域を持つようにし、さらに前記絶縁膜層の電極側界面付近の膜密度が絶縁膜層の他の領域と比べて高いことを特徴とする半導体装置。
IPC (2件)：
FI (2件)：
H01L 21/318 C
, H01L 29/78 301 G
5F040DC01
, 5F040EC07
, 5F040ED03
, 5F040ED07
, 5F040EK05
, 5F058BD02
, 5F058BD03
, 5F058BD15
, 5F058BF55
, 5F058BF60
, 5F058BF62
, 5F058BF64
, 5F058BF73
, 5F058BF74
