特許

J-GLOBAL ID：200903060156417635

導電スペーサで拡張されたフローティングゲート

発明者： アントニウス、エム.ペー.イェー.ヘンドリクス ,  ヨセフス、エフ.アー.エム.フエレン ,  グイード、イェー.エム.ドルマンス
出願人/特許権者： コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ
代理人 (6件)： 吉武 賢次 ,  玉真 正美 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康
公報種別：公表公報
出願番号（国際出願番号）：特願2004-515170
公開番号（公開出願番号）：特表2005-530357
出願日： 2003年06月12日
公開日（公表日）： 2005年10月06日
要約：

フローティングゲートとコントロールゲートとの間の結合率が向上された半導体装置を基板(24)上に製造するための方法が記載される。この方法は、最初に、基板(24)中に絶縁領域(22)を形成するステップと、その後、基板(24)上にフローティングゲート(28)を形成するステップと、その後、ポリシリコンスペーサ(40)を使用してフローティングゲート(28)を拡張するステップと、その後、フローティングゲート(28)およびポリシリコンスペーサ(40)上にわたってコントロールゲート(44)を形成するステップとを含んでいる。このような半導体装置は、フラッシュメモリまたはEPROMにおいて使用されてもよい。

請求項（抜粋）：

フローティングゲートおよびコントロールゲートを有する半導体装置を基板上に製造する方法であって、 - 最初に、基板中に絶縁領域を形成するステップと、 - その後、2つの絶縁領域間の基板上にフローティングゲートを形成するステップと、 - その後、導電スペーサを使用してフローティングゲートを拡張するステップと、 - その後、フローティングゲートおよび導電スペーサ上にわたって、コントロールゲートを形成するステップと、 を含む方法。

IPC (7件)：

H01L21/8247 ,  H01L27/115 ,  H01L29/41 ,  H01L29/423 ,  H01L29/49 ,  H01L29/788 ,  H01L29/792

FI (5件)：

H01L29/78 371 ,  H01L29/44 L ,  H01L29/58 G ,  H01L29/44 S ,  H01L27/10 434

Fターム (61件)：

4M104AA02 ,  4M104AA03 ,  4M104AA05 ,  4M104AA09 ,  4M104BB01 ,  4M104BB40 ,  4M104CC05 ,  4M104DD23 ,  4M104DD63 ,  4M104DD66 ,  4M104EE05 ,  4M104EE08 ,  4M104EE12 ,  4M104EE16 ,  4M104EE17 ,  4M104FF01 ,  4M104FF04 ,  4M104FF06 ,  4M104FF27 ,  4M104GG16 ,  4M104HH14 ,  5F083EP03 ,  5F083EP13 ,  5F083EP23 ,  5F083EP53 ,  5F083EP55 ,  5F083ER21 ,  5F083ER22 ,  5F083GA06 ,  5F083GA09 ,  5F083GA21 ,  5F083GA22 ,  5F083HA02 ,  5F083HA06 ,  5F083JA04 ,  5F083NA01 ,  5F083NA02 ,  5F083PR03 ,  5F083PR06 ,  5F083PR09 ,  5F083PR13 ,  5F083PR40 ,  5F101BA05 ,  5F101BA07 ,  5F101BA13 ,  5F101BA17 ,  5F101BA29 ,  5F101BA36 ,  5F101BB05 ,  5F101BD02 ,  5F101BD30 ,  5F101BD35 ,  5F101BD37 ,  5F101BD39 ,  5F101BD40 ,  5F101BE07 ,  5F101BF02 ,  5F101BF09 ,  5F101BH03 ,  5F101BH14 ,  5F101BH19

引用特許：

審査官引用 (3件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平10-241690   出願人：三菱電機株式会社
• 特開昭63-244662
  
• 特開平3-034578