特許
J-GLOBAL ID：200903018430523718

半導体装置およびその製造方法

発明者：
清水 悟

清水 悟 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-241690
公開番号（公開出願番号）：特開2000-077631
出願日： 1998年08月27日
公開日（公表日）： 2000年03月14日
要約：
【要約】【課題】 微細化されてもカップリング比を一定以上に保つことができ、かつ、工程数の増加を最小限に留め、より絶縁抵抗を向上し、電界集中の発生を抑制した、エッチング残渣が残らない半導体装置およびその製造方法を提供する。【解決手段】 不純物がドープされた膜厚1000Åの多結晶シリコン膜13がフローティングゲート電極4aの表面およびトレンチ10の表面を覆うように堆積された後、多結晶シリコン膜13の枠付けエッチングが行われ、トレンチ10の側壁に沿って不純物を有する多結晶シリコン膜からなる凸条の曲面で構成された表面を含む側壁導電層13aが形成される。
請求項（抜粋）：
半導体基板の主表面に形成された素子形成領域を分離形成するための素子分離領域を構成する分離絶縁膜と、前記素子形成領域の前記半導体基板の前記主表面上に所定の膜厚で形成された第1の絶縁膜と、前記分離絶縁膜に形成されたトレンチと、前記第1の絶縁膜の表面および前記分離絶縁膜の表面上に前記トレンチの開口周近傍まで形成された、角部を有する端部を含む第1の導電層と、前記第1の導電層の角部に電界集中が発生することを防止するために、前記トレンチの内周側面に沿い、かつ、前記第1の導電層の端部に接して設けられ、前記第1の導電層の上表面から前記トレンチの底面まで連続する凸条の曲面で形成された表面を有する側壁導電層と、前記第1の導電層および側壁導電層を覆うように形成された第2の絶縁膜と、前記第2の絶縁膜表面に沿って形成された第2の導電層とを備える、半導体装置。
IPC (4件)：
H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (2件)：
H01L 27/10 434 ,  H01L 29/78 371
Fターム (22件)：
5F001AA23 ,  5F001AA30 ,  5F001AA43 ,  5F001AB04 ,  5F001AB08 ,  5F001AD12 ,  5F001AD62 ,  5F001AE08 ,  5F001AG28 ,  5F083EP03 ,  5F083EP23 ,  5F083EP55 ,  5F083EP56 ,  5F083EP63 ,  5F083EP68 ,  5F083ER22 ,  5F083GA19 ,  5F083GA22 ,  5F083JA04 ,  5F083JA35 ,  5F083JA53 ,  5F083NA02
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM