特許

J-GLOBAL ID：200903060198378745

半導体装置の製造方法

発明者： 浜田 昌幸
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 西村 征生
公報種別：公開公報
出願番号（国際出願番号）：特願平11-104583
公開番号（公開出願番号）：特開2000-299445
出願日： 1999年04月12日
公開日（公表日）： 2000年10月24日
要約：

【要約】【課題】 同一半導体基板上にメモリセル部とロジック部とを形成する場合、新たなフォトマスクを用いたフォトリソグラフィ工程を追加することなく、ロジック部のみにシリサイド層を形成する。【解決手段】 開示される半導体装置の製造方法は、P型シリコン基板1上にメモリセル部10とロジック部20とを形成し、ロジック部20のNチャネル部20N及びPチャネル部20Pの素子領域であるN型ソース領域31、38及びP型ドレイン領域32、39のみにチタンシリサイド層40を形成する場合、N型ソース領域31及びドレイン領域32、P型ソース領域38及びドレイン領域39を形成するために予め用意されている通常のフォトマスク25、35を用いたフォトリソグラフィを施して各領域31、32、38、39の表面を露出する。

請求項（抜粋）：

同一半導体基板上にメモリセル部とロジック部とを形成し、前記ロジック部のみにシリサイド層を形成する半導体装置の製造方法であって、前記半導体基板上に前記メモリセル部を構成する第1の素子領域及び前記ロジック部を構成する第2の素子領域を形成するにあたり、該第2の素子領域を形成するために予め用意されている通常のフォトマスクを用いたフォトリソグラフィを施して前記シリサイド層形成予定領域の表面を選択的に露出し、次に該露出面に所望の高融点金属膜を形成した後、熱処理を施して前記半導体基板と前記高融点金属膜とを反応させて前記シリサイド層を形成することを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/28 301 ,  H01L 21/8234 ,  H01L 27/088

FI (4件)：

H01L 27/10 671 Z ,  H01L 21/28 301 T ,  H01L 27/08 102 C ,  H01L 27/10 681 F

Fターム (47件)：

4M104AA01 ,  4M104BB20 ,  4M104BB25 ,  4M104BB26 ,  4M104BB27 ,  4M104BB28 ,  4M104CC01 ,  4M104DD02 ,  4M104DD37 ,  4M104DD68 ,  4M104DD78 ,  4M104DD79 ,  4M104EE03 ,  4M104EE06 ,  4M104FF14 ,  4M104FF16 ,  4M104FF22 ,  4M104GG09 ,  4M104GG10 ,  4M104GG16 ,  5F048AB01 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BB08 ,  5F048BC06 ,  5F048BG01 ,  5F048BG07 ,  5F048BG11 ,  5F048BG12 ,  5F048BG14 ,  5F048DA21 ,  5F048DA25 ,  5F083AD22 ,  5F083AD42 ,  5F083JA04 ,  5F083JA19 ,  5F083JA32 ,  5F083JA35 ,  5F083KA05 ,  5F083MA05 ,  5F083MA06 ,  5F083MA17 ,  5F083NA01 ,  5F083NA02 ,  5F083PR21 ,  5F083PR36

引用特許：

審査官引用 (2件)

• 半導体集積回路装置およびその製造方法
  公報種別：公開公報   出願番号：特願平9-171664   出願人：株式会社日立製作所
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平9-265358   出願人：松下電子工業株式会社