特許
J-GLOBAL ID：200903065596367658

半導体装置およびその製造方法

発明者：
松本 晋

松本 晋 について

, 
内藤 康志

内藤 康志 について


出願人/特許権者：
松下電子工業株式会社

松下電子工業株式会社 について


代理人 (1件)： 前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-265358
公開番号（公開出願番号）：特開平11-111974
出願日： 1997年09月30日
公開日（公表日）： 1999年04月23日
要約：
【要約】【課題】 半導体基板上にメモリセルとその周辺回路が構成された半導体装置において、ポーズタイムを従来と同等に長く保ちつつ、高速化および低消費電力化を実現する。【解決手段】 周辺回路領域Rsにおいて、高濃度ソース・ドレイン領域7b,8b,9b,10bを形成するとともに、イオン注入の際に用いたレジストをマスクにしてエッチングを行い、半導体基板1上に形成した第1の酸化膜13を除去する。高融点金属膜としてチタン(Ti)膜53を半導体基板1上に堆積させて熱処理し、高融点金属のシリサイド膜としてTiSi2 膜11を周辺回路領域Rsのソース・ドレイン領域上に形成する。メモリセル領域Rcでは第1の酸化膜13が残置しているため、TiSi2 膜11は形成されない。すなわち、メモリセル領域Rcの低濃度ドレイン領域6aと接続される電荷蓄積電極においてリーク電流の増大を抑制しつつ、周辺回路領域Rsのソース・ドレイン領域のシート抵抗を低減することができる。
請求項（抜粋）：
半導体基板上に、ともにMOS構造を有するメモリセルおよび周辺回路が設けられた半導体装置であって、メモリセル領域において、ドレイン領域と接続された電荷蓄積電極が形成されており、周辺回路領域におけるソース・ドレイン領域上には高融点金属のシリサイド膜または高融点金属膜が形成されている一方、メモリセル領域における前記電荷蓄積電極と接続されたドレイン領域上には、高融点金属のシリサイド膜および高融点金属膜は設けられていないことを特徴とする半導体装置。
IPC (4件)：
H01L 29/78 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 29/417
FI (4件)：
H01L 29/78 ,  H01L 27/10 621 Z ,  H01L 27/10 681 F ,  H01L 29/50 S
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM