特許

J-GLOBAL ID：200903060229092926

記憶装置及び半導体装置

発明者： 森 寛伸 ,  八野 英生 ,  中島 智恵子 ,  相良 敦 ,  岡崎 信道 ,  長尾 一
出願人/特許権者： ソニー株式会社
代理人 (2件)： 有吉 教晴 ,  有吉 修一朗
公報種別：公開公報
出願番号（国際出願番号）：特願2004-285714
公開番号（公開出願番号）：特開2006-099882
出願日： 2004年09月30日
公開日（公表日）： 2006年04月13日
要約：

【課題】 メモリ素子に均一に電圧を印加することができる記憶装置及びこうした記憶装置を有する半導体装置を提供する。【解決手段】 行方向に配列されたソースラインと、列方向に配列されたビットラインと、第1の閾値電圧以上の電圧が印加されることによって書き込みを行い、第2の閾値電圧以上の電圧が印加されることによって消去を行なう特性を有し、ソースラインとビットラインの交点に配設されたメモリ素子と、ビットラインの一端と接続され、ビットラインに所定電圧を印加するドライバと、ビットラインの最も他端側に位置するメモリ素子に印加される電圧を設定電圧と比較して、ドライバがビットラインに印加する電圧を調整するオペアンプとを備える。【選択図】 図3

請求項（抜粋）：

行方向に沿って配列されたソースラインと、 列方向に沿って配列されたビットラインと、 第1の閾値信号以上の電気信号が印加されることによって抵抗値が高い状態から低い状態に変化し、前記第1の閾値信号とは極性が異なる第2の閾値信号以上の電気信号が印加されることによって抵抗値が低い状態から高い状態に変化する特性を有し、前記ソースラインとビットラインの交点に配設された記憶素子と、 前記ビットラインの一端と接続され、同ビットラインに所定電圧を印加する電圧印加回路と、 前記ビットラインの最も他端側に位置する記憶素子に印加される電圧を設定電圧と比較して、前記電圧印加回路が前記ビットラインに印加する電圧を調整する電圧調整回路とを備える ことを特徴とする記憶装置。

IPC (2件)：

G11C 13/00 ,  H01L 27/10

FI (2件)：

G11C13/00 A ,  H01L27/10 451

Fターム (4件)：

5F083FZ10 ,  5F083GA05 ,  5F083GA09 ,  5F083LA00

引用特許：

出願人引用 (2件)

• プログラマブルマイクロエレクトロニックデバイスおよびその形成およびプログラミング方法
  公報種別：公表公報   出願番号：特願2000-599033   出願人：アリゾナボードオブリージェンツ
• 記憶装置
  公報種別：公開公報   出願番号：特願2004-022121   出願人：ソニー株式会社