特許

J-GLOBAL ID：200903060241932930

半導体装置の製造方法

発明者： 小野 篤樹
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-364614
公開番号（公開出願番号）：特開2000-188291
出願日： 1998年12月22日
公開日（公表日）： 2000年07月04日
要約：

【要約】【課題】Pチャネル型MOSトランジスタを有する半導体装置の製造において、ゲート電極中のボロン突き抜け現象を簡便に解決し閾値制御を容易にする。【解決手段】半導体装置の製造工程において、絶縁ゲート電界効果トランジスタのゲート電極4を形成した後、水素が前記ゲート電極4中に侵入しないように緻密窒化層9をPチャネル型MOSトランジスタ上に形成する。

請求項（抜粋）：

半導体装置の製造工程において、絶縁ゲート電界効果トランジスタのゲート電極を形成した後、水素が前記ゲート電極中に侵入しないように緻密窒化層をPチャネル型絶縁ゲート電界効果トランジスタ上に形成することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/318 ,  H01L 29/78

FI (2件)：

H01L 21/318 A ,  H01L 29/78 301 N

Fターム (19件)：

5F040DA06 ,  5F040DC01 ,  5F040EC01 ,  5F040EC04 ,  5F040EC07 ,  5F040EC13 ,  5F040ED03 ,  5F040EF02 ,  5F040EH02 ,  5F040EJ03 ,  5F040EJ08 ,  5F040EK05 ,  5F040EL06 ,  5F040FA05 ,  5F058BA20 ,  5F058BC08 ,  5F058BF74 ,  5F058BH20 ,  5F058BJ01

引用特許：

審査官引用 (4件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平8-236894   出願人：富士通株式会社
• 特開平3-278576
  
• 半導体記憶装置のキャパシタの製造方法
  公報種別：公開公報   出願番号：特願平8-056155   出願人：宮崎沖電気株式会社, 沖電気工業株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平7-159274   出願人：株式会社東芝