半導体記憶装置

発明者： ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-000317
公開番号（公開出願番号）：特開平7-211081
出願日： 1994年01月06日
公開日（公表日）： 1995年08月11日
要約：

【要約】【目的】ビット線対のオフセット電流に関係なくメモリセルの2値信号を正確に読出すことができる半導体記憶装置を提供する。【構成】トランジスタP1,N1;P2,N2を電源・接地間に直列接続する。トランジスタP1,P2のゲート・ドレイン間にスイッチS1,S2を接続し、ゲート・ソース間に記憶用コンデンサCM1,CM2を接続する。トランジスタN1,N2にはビット線BL,/BLと同じ電流が流れる。メモリセルMCを活性化させる前にスイッチS1を閉じてコンデンサCM1,CM2にゲート・ソース間電圧を記憶させる。スイッチS1,S2を開いた後にメモリセルMCを活性化させる。活性化前後の差電流IC が出力ノード/SA OUT,SA OUTから流出する。

請求項（抜粋）：

行および列方向に配列された複数のメモリセルと、各メモリセル行に対応して設けられたワード線と、各メモリセル列に対応して設けられたビット線対と、前記メモリセルが前記ワード線によって活性化されたとき該メモリセルの2値信号に応じて前記ビット線対に生じる電流変化を増幅するセンスアンプとを備えた半導体記憶装置であって、前記センスアンプは、前記ビット線対の一方ビット線に流れている電流に応じた電流を流すように制御される第1のトランジスタと、前記メモリセルが活性化される前に前記第1のトランジスタに流れている電流を記憶する記憶手段と、前記メモリセルが活性化されているときに前記記憶手段に記憶されている電流を流すように制御される第2のトランジスタと、前記第1のトランジスタと前記第2のトランジスタの間に設けられた出力ノードとを含むことを特徴とする、半導体記憶装置。

引用特許：

審査官引用 (7件)

特開平4-228188
差動チョッパ型CMOS比較器
公報種別：公開公報出願番号：特願平4-013362 出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社
センス増幅回路及び方法
公報種別：公開公報出願番号：特願平4-361863 出願人：テキサスインスツルメンツインコーポレイテツド

全件表示

前のページに戻る