特許
J-GLOBAL ID:200903060310106729

待機冗長化システム

発明者:
出願人/特許権者:
代理人 (1件): 宮田 金雄 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-043954
公開番号(公開出願番号):特開平10-240557
出願日: 1997年02月27日
公開日(公表日): 1998年09月11日
要約:
【要約】【課題】 待機冗長化システムにおけるデータ同一性保持のための作業性を向上させる。【解決手段】 制御対象機器を制御する制御系CPUユニットと、上記制御対象機器を上記制御系CPUユニットに代わって制御可能な待機系CPUユニットとを備えた待機冗長化システムにおいて、周辺機器から入力される命令文及びデータから構成されるコマンドを、一時保管し、そのコマンドにおける命令文に基づく上記データの処理を行うとともに、一時保管していた上記コマンドを他系のCPUユニットに対して転送するトラッキング手段を備えた。
請求項(抜粋):
制御対象機器を制御する制御系CPUユニットと、上記制御対象機器を上記制御系CPUユニットに代わって制御可能な待機系CPUユニットとを備えた待機冗長化システムにおいて、周辺機器から入力される命令文及びデータから構成されるコマンドを、一時保管し、そのコマンドにおける命令文に基づく上記データの処理を行うとともに、一時保管していた上記コマンドを他系のCPUユニットに対して転送するトラッキング手段を備えたことを特徴とする待機冗長化システム。
IPC (3件):
G06F 11/20 310 ,  G05B 9/03 ,  G06F 15/16 470
FI (3件):
G06F 11/20 310 Z ,  G05B 9/03 ,  G06F 15/16 470 B
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る