特許

J-GLOBAL ID：200903060428332723

半導体装置およびその製造方法

発明者： 伊藤 信哉
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平7-268627
公開番号（公開出願番号）：特開平9-116004
出願日： 1995年10月17日
公開日（公表日）： 1997年05月02日
要約：

【要約】【課題】配線パターンに依存することなく、隣接配線間の容量を低減することのできる半導体装置の製造方法を提供する。【解決手段】シリコン基板1上に絶縁層2を形成し、さらにその上に第1のアルミニウム膜3を成膜し、これをパターンニングして下層配線を形成する工程と、下層配線上にポリイミド膜4を接着し、下層配線の各配線間に空隙5を形成する工程と、絶縁性薄膜に下層配線にまで達する接続孔を形成し、これにタングステンを埋め込んでタングステンプラグ6を形成する工程と、プラグが形成された絶縁性薄膜上に第2のアルミニウム膜7を成膜し、これをパターンニングして上層配線を形成する工程とを有する。

請求項（抜粋）：

半導体基板上に層間絶縁膜を介して形成された下層配線と上層配線を有し、前記下層配線および上層配線が前記層間絶縁膜に形成された接続孔を介して電気的に接続される半導体装置において、前記層間絶縁膜が前記下層配線上に接着された絶縁性薄膜により構成され、下層配線の各配線間に空隙が設けられたことを特徴とする半導体装置。

IPC (3件)：

H01L 21/768 ,  H01L 21/285 301 ,  H01L 21/3205

FI (6件)：

H01L 21/90 N ,  H01L 21/285 301 R ,  H01L 21/88 B ,  H01L 21/88 N ,  H01L 21/90 A ,  H01L 21/90 S

引用特許：

審査官引用 (2件)

• 特開平3-070160
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平4-215792   出願人：日本電気株式会社