特許

J-GLOBAL ID：200903060431420293

選択的沈着を用いた導電体の処理工程

発明者： ロバート エィチ.ヘイブマン ,  リチャード エイ.ストルツ
出願人/特許権者： テキサス インスツルメンツ インコーポレイテツド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-102176
公開番号（公開出願番号）：特開平10-303193
出願日： 1997年04月18日
公開日（公表日）： 1998年11月13日
要約：

【要約】【課題】 電子マイクロ回路基板上の上に配置されたインタレベル誘電体層の上に導電体を作成する方法と、この方法により作成される構造体とを提供する。【解決手段】 本発明の方法は、インタレベル誘電体層の上にイントラレベル誘電体層を作成する段階と、イントラレベル誘電体層の中にインタレベル誘電体層の一部分を露出する導電体溝を作成する段階と、イントラレベル誘電体層の上およびインタレベル誘電体層の露出した部分の上に選択的沈着イニシエータを異方的に沈着する段階と、溝を充填する導電体金属をその完全充填の少なくとも半分まで選択的に沈着する段階と、を有する。選択的沈着イニシエータ24は、タングステン、チタン、パラジウム、白金、銅、アルミニウム、およびこれらを組み合わせた部材の群の中から選定することができる。

請求項（抜粋）：

電子マイクロ回路基板の上に配置されたインタレベル(interlevel)誘電体層の上に導電体を作成する方法であって、前記インタレベル誘電体層の上にイントラレベル(intralevel)誘電体層を作成する段階と、前記イントラレベル誘電体層の一部分を露出するために、前記イントラレベル誘電体層の中に導電体溝を作成する段階と、前記イントラレベル誘電体層の上におよび前記イントラレベル誘電体層の前記露出された部分の上に、選択的沈着イニシエータを異方的に沈着する段階と、前記溝を完全充填の少なくとも半分まで充填するために、導電体金属を選択的に沈着する段階と、を有する、前記方法。

IPC (3件)：

H01L 21/3205 ,  H01L 21/203 ,  H01L 21/306

FI (3件)：

H01L 21/88 K ,  H01L 21/203 S ,  H01L 21/306 M

引用特許：

審査官引用 (1件)

• 超大規模集積装置の相互接続レベルを形成する方法
  公報種別：公開公報   出願番号：特願平2-410116   出願人：インテル・コーポレーション