特許

J-GLOBAL ID：200903060464927130

メモリ検査装置

発明者： 駒見 英信
出願人/特許権者： 横河電機株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平11-291120
公開番号（公開出願番号）：特開2001-110198
出願日： 1999年10月13日
公開日（公表日）： 2001年04月20日
要約：

【要約】 (修正有)【課題】 DUTの内蔵メモリの検査状況表示画面と、プログラム進捗表示画面を同一画面上に表示するメモリ検査装置を提供する。【解決手段】 内蔵メモリに書き込む検査データ及びこれを書き込むアドレスと、内蔵メモリに検査データを書き込んだ結果、内蔵メモリから出力されるべき期待値データを順次発生し、内蔵メモリの出力と期待値データを比較して内蔵メモリの異常を検出するテストパターンプログラムを記憶する記憶部と、テストパターンプログラムを実行する検査部と、内蔵メモリ全体のビットマップイメージを略式表示するビットマップ全体表示手段と、検査部によって行われている検査の結果を表示する検査状況表示手段と、テストパターンプログラムの実行状況を表示するプログラム進捗表示手段と、ビットマップ全体表示手段と検査状況表示手段とプログラム進捗表示手段を同一画面上に表示する検査画面表示手段を備えた。

請求項（抜粋）：

メモリ内蔵型部品の内蔵メモリを検査するメモリ検査装置において、少なくとも前記内蔵メモリに書き込む検査データ及びこの検査データを書き込むアドレスと、前記内蔵メモリに検査データ書き込んだ結果、前記内蔵メモリから出力されるべき期待値データを順次発生し、前記内蔵メモリの出力と前記期待値データを比較して前記内蔵メモリの異常を検出するテストパターンプログラムを記憶する記憶部と、前記テストパターンプログラムを実行する検査部と、前記内蔵メモリ全体のビットマップイメージを略式表示するビットマップ全体表示手段と、前記検査部によって行われている検査の結果を表示する検査状況表示手段と、前記テストパターンプログラムの実行状況を表示するプログラム進捗表示手段と、前記ビットマップ全体表示手段と前記検査状況表示手段とプログラム進捗表示手段を同一画面上に表示する検査画面表示手段を備えたことを特徴とするメモリ検査装置。

IPC (4件)：

G11C 29/00 651 ,  G01R 31/28 ,  G09F 9/00 352 ,  G09F 9/00 366

FI (4件)：

G11C 29/00 651 Z ,  G09F 9/00 352 ,  G09F 9/00 366 G ,  G01R 31/28 B

Fターム (12件)：

2G032AA07 ,  2G032AE09 ,  2G032AE12 ,  5G435AA00 ,  5G435DD01 ,  5G435LL00 ,  5L106DD26 ,  9A001BB05 ,  9A001BB06 ,  9A001DD13 ,  9A001FF01 ,  9A001LL05

引用特許：

審査官引用 (3件)

• IC試験のフェイルメモリ解析装置
  公報種別：公開公報   出願番号：特願平9-301227   出願人：安藤電気株式会社
• 特開平4-107763
  
• シーケンス・プログラムの編集方式
  公報種別：公開公報   出願番号：特願平4-241855   出願人：ファナック株式会社