特許
J-GLOBAL ID：200903060544864830
ATMのシェーピング制御装置及びシェーピング制御方法
発明者：
出願人/特許権者：
代理人 (1件)：
松浦 兼行
公報種別：公開公報
出願番号（国際出願番号）：特願2001-190712
公開番号（公開出願番号）：特開2003-008634
出願日： 2001年06月25日
公開日（公表日）： 2003年01月10日
要約：
【要約】【課題】 出回線に設けられた帯域演算部でVC帯域を決めてシェーピングを行う従来方法や、トラフィックの滞留が発生した時に、そのVCの送信トラフィック量を制御する従来方法では、最適なシェーピングが困難である。【解決手段】 複数のVCを束ねて一つのVPとしてATM網と接続される網終端装置におけるATMのシェーピング制御装置において、シェーピング管理制御部18は、レートモニタ171、172及び173から通知されたATMセルの流量測定結果に基づき、それらの総和が契約しているVP帯域15を超えないように決定した各々のシェーピング帯域を、各々のレートモニタ171、172及び173へ指示する。レートモニタ171、172及び173は、指示されたシェーピング帯域をシェーピング回路161、162及び163に設定し、これより各々一旦蓄積されたATMセルの瞬時速度を抑えて平均化して読出し出力させる。
請求項（抜粋）：
複数のVCを束ねて一つのVPとしてATM網と接続される網終端装置におけるATMのシェーピング制御装置において、前記複数のVCの各VC毎に、実際のATMセルの単位時間当たりの流量であるレートを測定する複数のレートモニタと、前記複数のレートモニタからの測定結果を受け、前記VPの契約帯域を超えないように前記各VC毎にシェーピング帯域を決定して、そのシェーピング帯域を前記複数のレートモニタへ通知するシェーピング管理制御部と、前記複数のレートモニタのうち、対応して設けられたレートモニタから指示された帯域となるように、入力される一のVCのセルのシェーピングを行う、全部で複数のシェーピング回路とを有することを特徴とするATMのシェーピング制御装置。
Fターム (13件)：
5K030GA03
, 5K030GA08
, 5K030HA10
, 5K030HB14
, 5K030HC01
, 5K030JA08
, 5K030JA10
, 5K030JL07
, 5K030KA03
, 5K030LC02
, 5K030MA04
, 5K030MB09
, 5K030MB12
