特許

J-GLOBAL ID：200903060646005670

動作速度が異なるDRAMに対処できるメモリ制御機能を備えたコンピュータ・システム

発明者： サンポン・ピー・オラリグ ,  クリストファー・ジェイ・ペティ
出願人/特許権者： コンパック・コンピューター・コーポレーション
代理人 (1件)： 社本 一夫 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-229070
公開番号（公開出願番号）：特開平11-167514
出願日： 1998年08月13日
公開日（公表日）： 1999年06月22日
要約：

【要約】【課題】 異なる周波数で動作する非同期ダイナミック・ランダム・アクセス・メモリ(SDRAM)のリード/ライト動作を最適化する。【解決手段】 コンピュータ・システムは、初期化時に、存在している全てのメモリのクロック周波数を含むBIOSデータを判定し記憶する。メモリ・クロック発生器500は、使用すべきメモリのBIOSデータに基づいて、システム・クロックから、該メモリのクロック周波数に一致するメモリ・クロック1、2又は3を生成する。メモリ制御部206及びプロセッサ制御部202は、発生されたメモリ・クロックを用いて、メモリ、プロセッサ、及び周辺デバイスとの間でバスを介してデータ転送を行う。

請求項（抜粋）：

コンピュータ・システムであって、プロセッサと、ホスト・バスを通じて、前記プロセッサに結合されたメモリ・コントローラと、SDRAMメモリの少なくとも第1及び第2のバンクを含むメモリ・アレイとから成り、前記メモリ・コントローラが、第1のクロック信号を発生して、これをSDRAMメモリの第1のバンクに供給し、前記メモリ・コントローラが、第2のクロック信号を発生して、これをSDRAMメモリの第2のバンクに供給することを特徴とするコンピュータ・システム。

IPC (2件)：

G06F 12/00 564 ,  G06F 1/06

FI (2件)：

G06F 12/00 564 A ,  G06F 1/04 310 Z

引用特許：

審査官引用 (3件)

• 特開平4-230544
  
• メモリシステム
  公報種別：公開公報   出願番号：特願平6-214733   出願人：株式会社リコー
• 特開平1-099141