特許
J-GLOBAL ID:200903060971377133
半導体装置及びその製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
小川 勝男
公報種別:公開公報
出願番号(国際出願番号):特願平7-296472
公開番号(公開出願番号):特開平9-139434
出願日: 1995年11月15日
公開日(公表日): 1997年05月27日
要約:
【要約】【課題】SOI基板上に形成されたMOSトランジスタの基板浮遊効果を解消できる半導体装置を提供する。【解決手段】SOI基板1上に形成されたMOSトランジスタのソ-ス拡散層領域91に隣接して低濃度拡散層領域3を設け、更に該低濃度拡散層領域3内に再結合中心として作用する結晶欠陥層11を形成する。【効果】SOI基板に発生した少数キャリアは結晶欠陥層11内に注入消滅され、基板浮遊効果が解消される。
請求項(抜粋):
支持基板から絶縁膜で分離された単結晶半導体層に少なくともMOS型電界効果トランジスタが設けられた半導体装置において、上記トランジスタの第一導電型からなるソ-ス拡散層は、ソ-ス電極に接続された第一の拡散層と、該第一の拡散層の少なくとも下部領域に隣接した低不純物濃度領域の第二の拡散層とを有し、該第二の拡散層内部には電荷に対する再結合中心機構を有する領域が設けられていることを特徴とする半導体装置。
IPC (3件):
H01L 21/8238
, H01L 27/092
, H01L 29/786
FI (3件):
H01L 27/08 321 E
, H01L 29/78 616 V
, H01L 29/78 626 B
引用特許:
審査官引用 (10件)
-
特開平4-171766
-
特開平4-067681
-
特開平4-067682
-
特開平2-159767
-
半導体装置
公報種別:公開公報
出願番号:特願平5-213548
出願人:キヤノン株式会社
-
特開平4-067682
-
特開平4-067681
-
特開平4-067682
-
特開平4-171766
-
特開平2-159767
全件表示
前のページに戻る