半導体記憶回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-167677
公開番号（公開出願番号）：特開平10-011975
出願日： 1996年06月27日
公開日（公表日）： 1998年01月16日
要約：

【要約】【課題】半導体記憶回路におけるセンスアンプ回路を高速化および低消費電力化する。【解決手段】それぞれのドレイン電極を互いに他のゲート電極に接続しそれぞれセンス出力端子とする一対のN型出力トランジスタTR10〜TR11と、出力制御信号SEに対応した信号をゲート電極に入力し非活性期間に各センス出力端子の出力電圧O,OBをそれぞれ接地電位に初期化する各N型初期化トランジスタTR7〜TR9と、各ビット線上のデータD,DBをゲート電極のみにそれぞれ入力しドレインまたはソース電極を各センス出力端子にそれぞれ接続する各入力トランジスタTR3〜TR6と、出力制御信号SEをゲート電極に入力し活性期間に各入力トランジスタTR3〜TR6を介して各センス出力端子に負荷電流をそれぞれ供給するP型制御トランジスタTR1〜TR2と、を備える。

請求項（抜粋）：

活性/非活性を示す出力制御信号により活性化され一対のビット線上のデータをセンスするラッチ型センスアンプ回路を有する半導体記憶回路において、前記ラッチ型センスアンプ回路が、ソース電極を共に接地しそれぞれのドレイン電極を互いに他のゲート電極に接続しそれぞれセンス出力端子とする一対のN型出力トランジスタと、前記出力制御信号に対応した信号をゲート電極に入力しドレインまたはソース電極を前記各センス出力端子に接続し、非活性期間に前記各センス出力端子の出力電圧をそれぞれ接地電位に初期化する各N型初期化トランジスタと、前記各ビット線上のデータをゲート電極のみにそれぞれ入力しドレインまたはソース電極を前記各センス出力端子にそれぞれ接続する各入力トランジスタと、前記出力制御信号をゲート電極に入力しソース電極を電源に接続し、活性期間に前記各入力トランジスタを介して前記各センス出力端子に負荷電流をそれぞれ供給するP型制御トランジスタと、を備えることを特徴とする半導体記憶回路。

IPC (3件)：

G11C 11/419 , H01L 27/108 , H01L 21/8242

FI (2件)：

G11C 11/34 311 , H01L 27/10 681 G

引用特許：

審査官引用 (2件)

差動伝送回路
公報種別：公開公報出願番号：特願平4-097614 出願人：松下電器産業株式会社
特開昭63-211190

前のページに戻る