特許
J-GLOBAL ID：200903061086275753

静電保護回路

発明者：
渡 邊 健太郎

渡 邊 健太郎 について

, 
吉 永 浩 之

吉 永 浩 之 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (5件)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康
公報種別：公開公報
出願番号（国際出願番号）：特願2004-284153
公開番号（公開出願番号）：特開2006-100532
出願日： 2004年09月29日
公開日（公表日）： 2006年04月13日
要約：
【課題】 入出力端子における入力容量を低容量化させると共に、このように入力容量を低くしても高い性能を確保する。【解決手段】 静電保護回路は、半導体基板上の集積回路であって所定電位VDDの第1電源端子1と、該所定電位より低電位VSSの第2電源端子2と、入出力信号端子3を備える静電保護回路において、前記第1電源端子1と前記入出力端子の間3にそれぞれのカソード電極が第1共通接続点11で直列接続された第1および第2ダイオード4,5と、前記第2電源端子2と前記入出力端子3の間にそれぞれのアノード電極が第2共通接続点12で直列接続された第3および第4ダイオード5,6と、過剰静電気を放電するため前記第1共通接続点11および第2共通接続点12の間に接続された第1放電素子8と、過剰静電気を放電するため前記第1電源端子1と前記第2電源端子2の間に接続された第2放電素子9と、を備える。【選択図】 図1
請求項（抜粋）：
半導体基板上の集積回路であって、所定電位の第1電源端子と、該所定電位より低電位の第2電源端子と、入出力信号端子を備える静電保護回路において、 前記第1電源端子と前記入出力端子の間にそれぞれのカソード電極が第1共通接続点で直列接続された第1および第2ダイオードと、 前記第2電源端子と前記入出力端子の間にそれぞれのアノード電極が第2共通接続点で直列接続された第3および第4ダイオードと、 過剰静電気を放電するため前記第1共通接続点および第2共通接続点の間に接続された第1放電素子と、 過剰静電気を放電するため前記第1電源端子と前記第2電源端子の間に接続された第2放電素子と、 を備えることを特徴とする静電保護回路。
IPC (3件)：
H01L 27/04 ,  H01L 21/822 ,  H01L 27/06
FI (3件)：
H01L27/04 H ,  H01L27/06 311B ,  H01L27/06 311C
Fターム (13件)：
5F038BH04 ,  5F038BH05 ,  5F038BH06 ,  5F038BH07 ,  5F038BH13 ,  5F038BH15 ,  5F038EZ20 ,  5F048AA00 ,  5F048CC06 ,  5F048CC09 ,  5F048CC10 ,  5F048CC15 ,  5F048CC16
引用特許：
出願人引用 (8件)
  • 特許第3022674号公報
  • 特開平4-094161
  • 特開平2-028348
全件表示
審査官引用 (7件)
  • 特開平4-094161
  • 特開平2-028348
  • 特開平2-119171
全件表示

前のページに戻る

TOP

BOTTOM