特許

J-GLOBAL ID：200903061099067335

遅延回路およびそのための半導体回路装置

発明者： 大石 司
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-156102
公開番号（公開出願番号）：特開2001-339283
出願日： 2000年05月26日
公開日（公表日）： 2001年12月07日
要約：

【要約】【課題】 電源電圧および動作温度などの動作環境にかかわらず一定の遅延時間を有する遅延回路を実現する。【解決手段】 遅延回路において、出力ノードの電圧または奇数段下流のインバータ回路の出力信号が論理反転するまで、この対応のインバータ回路の出力ノードの変化を抑制する。

請求項（抜粋）：

第1の入力信号に従って出力ノードを駆動するためのドライブ回路を備え、前記ドライブ回路の前記出力ノードの出力信号は第1の電圧レベルと第2の電圧レベルの間で変化し、容量素子、前記出力ノードと前記容量素子との間に結合され、前記出力ノードの信号が前記第1の電圧レベルと前記第1および第2の電圧レベルの間の所定電圧レベルの間のとき前記容量素子を前記出力ノードから切り離しかつ前記出力ノードの信号が前記所定電圧レベルと前記第2の電圧レベルの間のとき前記容量素子と前記出力ノードとを結合するための遅延制御回路、および活性化時前記第1の入力信号と同相でかつ位相の進んだ第2の入力信号に従って、前記出力ノードを駆動するための補助ドライブ回路を備え、前記補助ドライブ回路は、前記出力ノードの信号に応答して活性化されて前記ドライブ回路と反対方向に前記出力ノードを駆動しかつ前記補助ドライブ回路は前記出力ノードの信号が前記第1の電圧レベルと前記所定電圧レベルの間のとき非活性化される、遅延回路。

IPC (9件)：

H03K 5/14 ,  G11C 11/413 ,  G11C 11/417 ,  G11C 11/407 ,  H01L 27/04 ,  H01L 21/822 ,  H03H 11/26 ,  H03K 19/0175 ,  G06F 1/10

FI (10件)：

H03K 5/14 ,  H03H 11/26 A ,  H03H 11/26 B ,  G11C 11/34 J ,  G11C 11/34 305 ,  G11C 11/34 354 C ,  G11C 11/34 362 S ,  H01L 27/04 B ,  H03K 19/00 101 F ,  G06F 1/04 330 A

Fターム (54件)：

5B015HH01 ,  5B015HH03 ,  5B015JJ11 ,  5B015JJ15 ,  5B015JJ16 ,  5B015JJ41 ,  5B015KB84 ,  5B015NN03 ,  5B024AA03 ,  5B024AA15 ,  5B024BA21 ,  5B024BA23 ,  5B024BA29 ,  5B024CA07 ,  5B024CA16 ,  5B024CA21 ,  5B079BC03 ,  5B079CC02 ,  5B079CC12 ,  5B079DD08 ,  5B079DD13 ,  5F038BH03 ,  5F038BH07 ,  5F038BH16 ,  5F038BH19 ,  5F038CD09 ,  5F038DF07 ,  5F038EZ20 ,  5J001AA05 ,  5J001AA11 ,  5J001BB12 ,  5J001DD09 ,  5J056AA04 ,  5J056AA39 ,  5J056BB27 ,  5J056BB38 ,  5J056CC05 ,  5J056DD13 ,  5J056DD29 ,  5J056EE07 ,  5J056FF07 ,  5J056FF08 ,  5J056HH04 ,  5J056KK01 ,  5J098AA03 ,  5J098AC04 ,  5J098AC10 ,  5J098AC20 ,  5J098AC27 ,  5J098AD06 ,  5J098AD07 ,  5J098AD24 ,  5J098FA03 ,  5J098FA09

引用特許：

審査官引用 (4件)

• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平7-147382   出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝
• 信号遅延回路
  公報種別：公開公報   出願番号：特願平5-082910   出願人：株式会社東芝, 東芝マイクロエレクトロニクス株式会社
• 特開平2-159115
  
• 特開平2-159115