特許

J-GLOBAL ID：200903061188278250

半導体装置及びその製造方法

発明者： 二宮 仁
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-281355
公開番号（公開出願番号）：特開平9-129868
出願日： 1995年10月30日
公開日（公表日）： 1997年05月16日
要約：

【要約】【課題】 二重拡散MOS型トランジスタの形成に対し、高温での熱処理を工程の前半に集中できる構造をとることにより、微細なCMOSとの集積を可能にする。【解決手段】 半導体基板の表面にトレンチ8を利用し、ゲート電極11形成前にボディ領域5が形成された二重拡散MOS型トランジスタを用いた出力素子1と、ボディ領域5形成後且つゲート電極11形成前にチャネル9の不純物濃度プロファイルを定めたMOS型トランジスタを用いた制御回路2とを集積した半導体装置。

請求項（抜粋）：

出力用のパワー素子と制御回路をモノリシックに集積した半導体装置において、n型基板上にn- ドレインドリフト領域を備え、該n- ドレインドリフト領域の表面にp型ボディ領域と、該p型ボディ領域の表面から前記n- ドレインドリフト領域に達する溝と、該溝の側壁に沿い、前記p型ボディ領域の表面に前記n- ドレインドリフト領域に達しない深さに形成されたn+ ソース領域と、該n+ソース領域以外のp型ボディ領域の表面上に形成されたp+ バックゲート領域と、前記溝の内側面に絶縁膜を介して設けられたゲート電極とを具備した縦型のMOS型トランジスタを前記パワー素子とし、前記n- ドレインドリフト領域の表面にゲート絶縁膜を介して設けられたゲート電極と、ソース・ドレイン拡散領域とを具備し、更に前記ゲート絶縁膜直下のチャネル領域にMOS型トランジスタのしきい値をコントロールするための拡散領域を具備した横型のMOS型トランジスタを前記制御回路のトランジスタとしたことを特徴とする半導体装置。

IPC (3件)：

H01L 29/78 ,  H01L 21/8234 ,  H01L 27/088

FI (3件)：

H01L 29/78 656 B ,  H01L 27/08 102 A ,  H01L 29/78 653 B

引用特許：

審査官引用 (3件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平5-313409   出願人：株式会社東芝
• 特開平3-289176
  
• 特開平4-369261