特許
J-GLOBAL ID：200903061200141533
ビタビ復号用演算装置
発明者：
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-259563
公開番号（公開出願番号）：特開平6-112848
出願日： 1992年09月29日
公開日（公表日）： 1994年04月22日
要約：
【要約】【目的】 ビタビ復号を行うディジタル信号プロセッサにおいて、少ないハードウェアを追加することによってビタビ復号処理を高速に、しかも少ないメモリ量で行うことができる演算装置を提供する。【構成】 ビタビ復号におけるトレースバック操作を行うために、データメモリ1から読み出したパスメモリデータをバレルシフタ3でシフトすることにより選択するパスセレクト信号を、シフトレジスタ4に入力するだけで1つ前の状態を求めることができ、シフトレジスタ4の特定のレジスタの出力を反転するインバータ5によりバレルシフタ3の次のシフトビット数が決定でき、さらにシフトレジスタ4に格納されていくパスセレクト信号を復号データとすることができる構成であり、ビタビ復号演算を少ない演算ステップ数と少ないデータメモリ量で行うことができる。
請求項（抜粋）：
データを記憶するメモリと、そのメモリから読み出された前記データをシフトするバレルシフタと、そのバレルシフタの出力信号であるデータの特定の1ビットをシフト入力として前記メモリからのデータロードおよび前記メモリへのデータ格納を行うシフトレジスタと、そのシフトレジスタの特定のレジスタの出力を反転するインバータとを備え、前記インバータの出力信号であるデータを前記バレルシフタのシフトビット数とし、前記メモリから読み出された前記データを前記バレルシフタで前記インバータの出力信号であるデータで指定されるシフトビット数でシフトしながら前記バレルシフタの出力信号であるデータを前記シフトレジスタに入力することを特徴とするビタビ復号用演算装置。
IPC (2件)：
引用特許：
前のページに戻る
