特許
J-GLOBAL ID：200903061364345393

インターフェース回路

発明者：
小山田 成聖

小山田 成聖 について


出願人/特許権者：
日本テキサス・インスツルメンツ株式会社

日本テキサス・インスツルメンツ株式会社 について


代理人 (1件)： 石島 茂男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-049522
公開番号（公開出願番号）：特開2000-252798
出願日： 1999年02月26日
公開日（公表日）： 2000年09月14日
要約：
【要約】【課題】バックボード上の電送路を介して複数の回路基板間で信号を伝達することができるバックプレーン・アプリケーションにおいて、信号を高速に伝達できるインターフェース回路を提供する。【解決手段】本発明のカード52は、入力回路92と、配線212と、クランプ回路402とを有しており、配線212は入力回路92の入力に接続され、クランプ回路402は配線212に接続されている。配線212には、バックボード2上の電送路3から、ソケット42を介して信号が伝達されるが、伝達された信号が大きく上昇又は下降しようとする場合には、信号はクランプ回路402でクランプされ、信号が一定の電圧範囲を超えないようにすることができ、信号の振動の振幅が小さくなる。従って、入力回路92の入力電位が安定するまでの時間を短縮することができるので、高速に信号を伝達することができる。
請求項（抜粋）：
入力端が信号線に電気的に接続される入力回路と、上記信号線と基準電圧供給端との間に電気的に接続され、上記信号線の電圧を上記基準電圧よりも所定の値だけ高い第1のクランプ電圧又は上記基準電圧よりも所定の値だけ低い第2のクランプ電圧に維持するように構成されているクランプ回路と、を有するインターフェース回路。
IPC (2件)：
H03K 5/007 ,  H04Q 3/42 104
FI (2件)：
H03K 5/00 C ,  H04Q 3/42 104
Fターム (18件)：
5J039AA04 ,  5J039KK10 ,  5J039KK37 ,  5J039LL03 ,  5J039MM01 ,  5J039MM03 ,  5K050AA08 ,  5K050AA11 ,  5K050AA17 ,  5K050BB08 ,  5K050BB12 ,  5K050DD05 ,  5K050EE21 ,  5K050FF01 ,  5K050FF05 ,  5K050GG10 ,  5K050GG12 ,  5K050HH03
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM