特許

J-GLOBAL ID：200903061428636966

横型高耐圧トランジスタ

発明者： 渡邉 君則 ,  松岡 圭介 ,  伊藤 隆夫
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-371568
公開番号（公開出願番号）：特開2001-189449
出願日： 1999年12月27日
公開日（公表日）： 2001年07月10日
要約：

【要約】【課題】 横型寄生バイポーラトランジスタのターンオンを抑制し、より高い破壊耐量を持つ横型高耐圧トランジスタを提供すること。【解決手段】 P-型シリコン基板1に互いに離間して形成されたN-型ドレイン領域2、N+型ソース領域3と、チャネル4上に、基板1と絶縁されて形成されたゲート電極5と、ドレイン領域2に形成されたN+型ドレインコンタクト領域6と、ドレインコンタクト領域6を介してドレイン領域2に電気的に接続されるドレイン配線12と、ソース領域3に形成された、基板1に達するP+型基板コンタクト領域7と、ソース領域3に電気的に接続されるとともに、基板コンタクト領域7を介して基板1に電気的に接続されるソース配線13とを具備する。そして、基板コンタクト領域7を、ソース配線13のコンタクト面15の内側から、このコンタクト面15の外側まで延長形成したことを特徴としている。

請求項（抜粋）：

第1導電型の半導体基板と、前記半導体基板に形成された第2導電型のドレイン領域と、前記半導体基板に、前記ドレイン領域から離間して形成された第2導電型のソース領域と、前記ドレイン領域と前記ソース領域との間の前記半導体基板上に、この半導体基板と絶縁されて形成されたゲート電極と、前記ドレイン領域に形成された、このドレイン領域よりも抵抗が低い第2導電型のドレインコンタクト領域と、前記ドレインコンタクト領域を介して前記ドレイン領域に電気的に接続されるドレイン配線と、前記ソース領域に形成された、前記半導体基板に達する第1導電型の基板コンタクト領域と、前記ソース領域に電気的に接続されるとともに、前記基板コンタクト領域を介して前記半導体基板に電気的に接続されるソース配線とを具備し、前記基板コンタクト領域を、前記ソース配線のコンタクト面の内側から、このコンタクト面の外側まで延長形成したことを特徴とする横型高耐圧トランジスタ。

FI (2件)：

H01L 29/78 301 W ,  H01L 29/78 301 S

Fターム (14件)：

5F040DA00 ,  5F040DA23 ,  5F040DA24 ,  5F040DA27 ,  5F040DB04 ,  5F040DB06 ,  5F040DC01 ,  5F040EC19 ,  5F040EF01 ,  5F040EF13 ,  5F040EF18 ,  5F040EH05 ,  5F040EK01 ,  5F040EM01

引用特許：

審査官引用 (3件)

• 横型MOS電界効果トランジスタ
  公報種別：公開公報   出願番号：特願平4-149623   出願人：松下電子工業株式会社
• 特開昭59-084473
  
• 半導体装置
  公報種別：公開公報   出願番号：特願平9-125904   出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝