特許
J-GLOBAL ID：200903061446882974

ボルテージレギュレータ

発明者：
木村 桂一

木村 桂一 について

, 
高井 正巳

高井 正巳 について


出願人/特許権者：
株式会社リコー

株式会社リコー について


代理人 (1件)： 磯村 雅俊 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-272098
公開番号（公開出願番号）：特開2003-086683
出願日： 2001年09月07日
公開日（公表日）： 2003年03月20日
要約：
【要約】【課題】 ボルテージレギュレータに使われるコンデンサとしてセラミックコンデンサを用いた場合であっても容易に適切な位相補償が可能なボルテージレギュレータを提供すること。【解決手段】 ボルテージレギュレータ回路を含むチップ40を実装したCSPからなり、CSPの出力端子42とチップ40のボンディングパッド41の間を接続する再配線44の抵抗値を10mΩ〜200mΩの範囲内になるようにレイアウトする。そして再配線44の抵抗値(Rout)とCSPの出力端子42に接続されるコンデンサ45の容量値(Cout)により位相補償を行う。再配線の抵抗値は、再配線層の幅、長さ、材質の少なくとも一つを変えてレイアウトすることにより得る。
請求項（抜粋）：
ボルテージレギュレータ回路を含むチップを実装したCSPからなるボルテージレギュレータであって、前記CSPの出力端子と前記チップのボンディングパッドの間を接続する再配線の抵抗値が10mΩ〜200mΩの範囲内になるようにレイアウトし、該再配線の抵抗値と前記CSPの出力端子に接続されるコンデンサの容量値により位相補償を行うようにしたことを特徴とするボルテージレギュレータ。
IPC (3件)：
H01L 21/82 ,  H01L 21/822 ,  H01L 27/04
FI (2件)：
H01L 21/82 P ,  H01L 27/04 E
Fターム (13件)：
5F038BE07 ,  5F038BE08 ,  5F038CD05 ,  5F038CD12 ,  5F038DF01 ,  5F038EZ20 ,  5F064BB21 ,  5F064EE08 ,  5F064EE09 ,  5F064EE42 ,  5F064EE53 ,  5F064EE58 ,  5F064EE60
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM