特許

J-GLOBAL ID：200903064780054666

チップサイズパッケージ及びその製造方法

発明者： 高尾 幸弘 ,  篠木 裕之
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願平10-351785
公開番号（公開出願番号）：特開2000-183214
出願日： 1998年12月10日
公開日（公表日）： 2000年06月30日
要約：

【要約】【課題】Cu配線のストレス(応力)を緩和し、直下のトランジスタの特性劣化を防止する。【解決手段】配線層6に複数のスリット6Aを設けた。これらのスリット6Aは長方形であって前記配線層6の延在方向にその長辺を揃えることにより、効果的にストレスを緩和することができる。

請求項（抜粋）：

金属電極パッドに接続され、チップ表面に延在するCuから成る配線層と、この配線層を含むチップ表面を被覆する絶縁層と、前記配線層上の絶縁層に形成された開口部と、この開口部に形成された柱状端子とを具備するチップサイズパッケージにおいて、前記配線層に複数のスリットを設けたことを特徴とするチップサイズパッケージ。

IPC (2件)：

H01L 23/12 ,  H01L 21/3205

FI (3件)：

H01L 23/12 L ,  H01L 21/88 A ,  H01L 23/12 Q

Fターム (17件)：

5F033HH11 ,  5F033HH18 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ18 ,  5F033KK08 ,  5F033MM05 ,  5F033MM13 ,  5F033MM22 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ08 ,  5F033RR06 ,  5F033RR22 ,  5F033SS21 ,  5F033VV07 ,  5F033XX19

引用特許：

審査官引用 (3件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平7-259861   出願人：新光電気工業株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-075433   出願人：日本電気アイシーマイコンシステム株式会社
• 半導体チップパッケージ素子
  公報種別：公開公報   出願番号：特願平8-345167   出願人：三星電子株式会社