特許
J-GLOBAL ID：200903061498719770
ビット線プリチャージ方法、半導体メモリ回路およびプリチャージ回路
発明者：
出願人/特許権者：
代理人 (1件)：
大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願平8-314015
公開番号（公開出願番号）：特開平10-162579
出願日： 1996年11月25日
公開日（公表日）： 1998年06月19日
要約：
【要約】【課題】 ビット線のプリチャージ速度を増大させる。【解決手段】 あるビット線対を構成するビット線-BLn と、このビット線対とは別のビット線対を構成するビット線BLn+1 との間にpMOST11を具え、このpMOST11の第1主電極をビット線-BLn に結合し、このpMOST11の第2主電極をビット線BLn+1 に結合し、このpMOST11の制御電極を、プリチャージ時にプリチャージ信号が入力するようにプリチャージ線に接続してある。
請求項（抜粋）：
2本のビット線からなるビット線対を複数組具え、これらビット線を介してメモリセルにデータの入出力を行う半導体メモリ回路の当該ビット線をプリチャージするに当たり、プリチャージさせるビット線と、該ビット線が属するビット線対とは別のビット線対の一方のビット線との間に、プリチャージ信号に応答して電荷供給のための補助ルートを形成し、前記一方のビット線から該補助ルートを経て前記ビット線に補助的に電荷を供給することを特徴とするビット線プリチャージ方法。
引用特許：
前のページに戻る
