特許
J-GLOBAL ID:200903061499913405
半導体装置とその製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
伊藤 洋二 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-396036
公開番号(公開出願番号):特開2003-197911
出願日: 2001年12月27日
公開日(公表日): 2003年07月11日
要約:
【要約】【課題】 工程数を増加させることなく、また、セル部の第1ウェルのキャリア濃度を低減させることなく、外周耐圧構造部の第2ウェルの抵抗を増加させる。【解決手段】 セル部の第1p型ウェル3と外周耐圧構造部の第2p型ウェル12とをイオン注入法により同時に形成する工程において、n-型層2の表層部の第2ウェル12の形成領域では、複数の開口している領域が離間して形成されたマスクを使用してイオン注入することにより、複数のウェル12aを互いに離間するように形成する。その後に熱処理をして、これら複数のウェル12aを拡散させることで、これらの隣り合うもの同士を接続させる。このようにして、第2p型ウェル12をキャリア濃度が高い複数の領域の間に拡散により形成されたキャリア濃度が低い領域が設置された構成とする。
請求項(抜粋):
複数の半導体素子で構成されているセル部とその周りに形成された外周耐圧構造部を有する半導体装置であって、主表面上に第1導電型の半導体層(2)を有する半導体基板(1)と、前記第1導電型の半導体層(2)の表層部のうち、前記セル部に形成された第2導電型の第1ウェル(3)と、前記第1ウェル(3)よりも接合深さが浅く、該第1ウェルと重なって形成された第2導電型のベース領域(4)と、前記ベース領域(4)の表層部に形成された第1導電型のソース領域(5)と、前記第1導電型の半導体層(2)と前記ソース領域(5)とに挟まれた前記ベース領域(4)の上に絶縁膜(6)を介して形成されたゲート電極(7)と、前記ソース領域(5)と電気的に接続した第1金属電極(8)と、前記第1導電型の半導体層(2)の表層部のうち、前記外周耐圧構造部に形成された第2導電型の第2ウェル(12)と、前記第2ウェル(12)と電気的に接続した第2金属電極(8)と、前記外周耐圧構造部の前記半導体層の表面上に絶縁膜(13)を介して形成されたフィールドプレート(14)と、前記半導体基板(1)の裏面に該半導体基板(1)と電気的に接続した第3金属電極(11)とを有し、前記第2ウェル(12)は、複数のキャリア濃度が高い領域の間に、キャリア濃度が低い領域が設置されている構成を有することを特徴とする半導体装置。
IPC (8件):
H01L 29/78 655
, H01L 29/78 652
, H01L 29/78
, H01L 21/266
, H01L 21/336
, H01L 21/822
, H01L 27/04
, H01L 29/06 301
FI (8件):
H01L 29/78 655 F
, H01L 29/78 652 N
, H01L 29/78 652 P
, H01L 29/78 655 G
, H01L 29/06 301 F
, H01L 27/04 H
, H01L 21/265 M
, H01L 29/78 658 A
Fターム (8件):
5F038AV05
, 5F038AV06
, 5F038BH05
, 5F038BH09
, 5F038BH13
, 5F038BH16
, 5F038EZ13
, 5F038EZ20
引用特許:
出願人引用 (4件)
-
炭化珪素半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願平10-068895
出願人:株式会社デンソー
-
特開平1-270346
-
特開平2-186675
-
MOS制御ダイオード
公報種別:公開公報
出願番号:特願平5-292906
出願人:アセアブラウンボヴエリアクチエンゲゼルシヤフト
全件表示
審査官引用 (4件)