特許
J-GLOBAL ID:200903061513161896

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (2件): 高橋 敬四郎 ,  来山 幹雄
公報種別:公開公報
出願番号(国際出願番号):特願2005-250046
公開番号(公開出願番号):特開2007-067107
出願日: 2005年08月30日
公開日(公表日): 2007年03月15日
要約:
【課題】 密着性を高める機能を併せ持つバリア層が形成されるまでの期間に、配線部材の十分な密着性を確保し、配線部材の剥離を防止することが可能な半導体装置の製造方法を提供する。【解決手段】 (a1)半導体基板の上に形成された絶縁膜に凹部を形成する。(a2)凹部の内面、及び絶縁膜の上面を覆うように、CVD法により、Mnからなる第1の膜を形成する。(a3)第1の膜の上に、Cuを主成分とする導電材料を堆積させるとともに、凹部内に該導電材料を充填する。(a4)半導体基板をアニールする。【選択図】 図3-2
請求項(抜粋):
(a1)半導体基板の上に形成された絶縁膜に凹部を形成する工程と、 (a2)前記凹部の内面、及び前記絶縁膜の上面を覆うように、CVD法により、Mnからなる第1の膜を形成する工程と、 (a3)前記第1の膜の上に、Cuを主成分とする導電材料を堆積させるとともに、前記凹部内に該導電材料を充填する工程と (a4)前記半導体基板をアニールする工程と を有する半導体装置の製造方法。
IPC (6件):
H01L 21/320 ,  H01L 23/52 ,  C23C 16/18 ,  H01L 21/28 ,  H01L 21/285 ,  H01L 21/768
FI (5件):
H01L21/88 M ,  C23C16/18 ,  H01L21/28 301R ,  H01L21/285 C ,  H01L21/90 A
Fターム (46件):
4K030AA11 ,  4K030BA01 ,  4K030BB13 ,  4K030CA04 ,  4K030DA09 ,  4K030FA10 ,  4K030LA15 ,  4M104BB04 ,  4M104DD44 ,  4M104DD45 ,  4M104HH09 ,  5F033HH12 ,  5F033JJ01 ,  5F033JJ12 ,  5F033MM02 ,  5F033MM05 ,  5F033MM12 ,  5F033MM13 ,  5F033NN05 ,  5F033NN07 ,  5F033PP02 ,  5F033PP06 ,  5F033PP11 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ48 ,  5F033QQ49 ,  5F033QQ73 ,  5F033QQ76 ,  5F033QQ80 ,  5F033RR01 ,  5F033RR03 ,  5F033RR04 ,  5F033RR06 ,  5F033RR21 ,  5F033RR29 ,  5F033SS11 ,  5F033SS26 ,  5F033SS27 ,  5F033TT07 ,  5F033TT08 ,  5F033XX14
引用特許:
審査官引用 (1件)

前のページに戻る