特許
J-GLOBAL ID:200903061602095600

GaN系半導体素子とその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-274555
公開番号(公開出願番号):特開2001-148348
出願日: 1998年03月13日
公開日(公表日): 2001年05月29日
要約:
【要約】【課題】 成長するIII-V族化合物半導体層と基板結晶の熱膨張係数差、および格子定数差によって生じるクラックを抑え、欠陥の導入を抑制する。【解決手段】 マスク14により成長領域13を制限した基板を用いて、エピタキシャル成長によりIII-V族化合物半導体膜15のファセット構造を形成し(b)、マスク14を覆うまでファセット構造を発達させる(c)。さらに、ファセット構造を完全に埋め込む(d)。最終的に平坦な表面を有するIII-V族化合物半導体成長層を形成する(e)。
請求項(抜粋):
GaN系半導体と格子定数や熱膨張係数が異なる基板表面、あるいは前記基板上に形成されたGaN系半導体表面にパターニングされたマスク材料により成長領域を形成する工程と、前記成長領域にGaN系半導体がファセット構造を形成するように成長させ、隣接する成長領域のGaN系半導体とともに前記マスク材料を覆い表面を平坦化する工程と、前記GaN系半導体膜上にGaN系半導体素子の積層構造を形成する工程を有することを特徴とするGaN系半導体積層構造の形成方法。
IPC (6件):
H01L 21/205 ,  C30B 29/38 ,  H01L 21/02 ,  H01L 33/00 ,  H01S 5/343 ,  C23C 16/34
FI (6件):
H01L 21/205 ,  C30B 29/38 D ,  H01L 21/02 B ,  H01L 33/00 C ,  H01S 5/343 ,  C23C 16/34
引用特許:
審査官引用 (5件)
  • 特公平6-105797
  • 特公昭49-042350
  • 特開昭61-295624
全件表示

前のページに戻る