特許

J-GLOBAL ID：200903061677577538

半導体装置の製造方法

発明者： 上野 久史
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-193570
公開番号（公開出願番号）：特開平9-045768
出願日： 1995年07月28日
公開日（公表日）： 1997年02月14日
要約：

【要約】【課題】微細構造の半導体素子において、拡散層と配線と間のコンタクト孔部での電気接続抵抗を低減させる。【解決手段】本発明のコンタクト孔の形成方法は、半導体基板の表面に形成した拡散層に被着する第1の絶縁膜を形成する工程と、前記第1の絶縁膜に被着して第2の絶縁膜を形成する工程と、前記第1の絶縁膜と前記第2の絶縁膜とを貫徹し前記拡散層に達するコンタクト孔の形成において前記第1の絶縁膜を貫徹する前記コンタクト孔の寸法が前記第2の絶縁膜を貫徹する前記コンタクト孔の寸法より大きくなるように前記コンタクト孔を形成する工程とを含む。

請求項（抜粋）：

半導体基板の表面に形成した拡散層に被着する第1の絶縁膜を形成する工程と、前記第1の絶縁膜に被着して第2の絶縁膜を形成する工程と、前記第1の絶縁膜と前記第2の絶縁膜とを貫徹し前記拡散層に達するコンタクト孔の形成において前記第1の絶縁膜を貫徹する前記コンタクト孔の寸法が前記第2の絶縁膜を貫徹する前記コンタクト孔の寸法より大きくなるように前記コンタクト孔を形成する工程と、を含むことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/768 ,  H01L 21/28 ,  H01L 21/3065

FI (3件)：

H01L 21/90 D ,  H01L 21/28 L ,  H01L 21/302 J

引用特許：

審査官引用 (3件)

• 特開平2-091934
  
• 特開平2-134848
  
• 配線の構造およびその製造方法
  公報種別：公開公報   出願番号：特願平4-327908   出願人：日本電気株式会社