特許
J-GLOBAL ID:200903061789102613

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦
公報種別:公開公報
出願番号(国際出願番号):特願平7-038434
公開番号(公開出願番号):特開平8-236618
出願日: 1995年02月27日
公開日(公表日): 1996年09月13日
要約:
【要約】【目的】この発明は、外部からのノイズの侵入を確実に阻止できると共に、素子部で発生する熱を効率的に排出できるようにした、パワー素子として効果的に使用できる半導体装置を提供することを目的とする。【構成】表面に素子が形成される半導体基板11は、酸化膜12を介してシリコンからなる支持基板13に接合して構成され、SOI構造とされる。半導体基板11の表面には、ゲート酸化膜15を介してゲート電極16が形成され、さらにソース19およびドレイン20が形成されるもので、この様な素子が形成された半導体基板11の表面上に層間絶縁膜21を介して金属配線層221 、222 が形成される。さらにこの金属配線層221 、222 を含む層間絶縁膜21の上に上層絶縁膜23を形成し、その上に素子領域を覆うようにして上層配線層25を形成し、この上層配線層25はヒートシンクを形成する接地部に接続されるようにする。
請求項(抜粋):
表面部に半導体素子が形成された半導体基板と、この半導体基板表面部に形成された層間絶縁膜と、この層間絶縁膜の表面に形成され、前記半導体基板に形成された半導体素子の端子部に選択的に接続設定される金属配線層と、この金属配線層部を含み前記層間絶縁膜の表面部を覆うように形成された上層絶縁膜と、この上層絶縁膜上に前記半導体基板の半導体素子形成領域を覆うように形成された上層配線層とを具備し、この上層配線層の少なくともその一端が前記半導体素子の活性領域外の導体部に接続されるようにしたことを特徴とする半導体装置。
IPC (5件):
H01L 21/768 ,  H01L 21/762 ,  H01L 27/12 ,  H01L 29/786 ,  H01L 21/336
FI (4件):
H01L 21/90 V ,  H01L 27/12 F ,  H01L 21/76 D ,  H01L 29/78 616 A
引用特許:
審査官引用 (9件)
  • 特開平2-209735
  • 特開昭58-095848
  • 特開平4-286144
全件表示

前のページに戻る