特許
J-GLOBAL ID：200903061810791637
フラット・パネル・ディスプレイ用の高性能薄膜トランジスタおよびアクティブ・マトリックス・プロセス
発明者：
,
出願人/特許権者：
代理人 (1件)：
坂口 博 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-294866
公開番号（公開出願番号）：特開2001-148483
出願日： 2000年09月27日
公開日（公表日）： 2001年05月29日
要約：
【要約】【課題】 自己整合薄膜トランジスタ構造および製造方法を提供すること。【解決手段】 本発明によるトランジスタには、基板上に形成されるゲート電極層と、ゲート電極層の上に形成される絶縁層が含まれる。第1導電層が、その間のギャップによって分離される第1部分および第2部分を形成する。ギャップは、ゲート電極層内のゲート電極に対応する位置に形成される。ドーピング層が、第1導電層の第1部分および第2部分の上に形成されて、トランジスタのソースおよびドレインを形成する。ゲート電極の活性化時に、電流が、ギャップを横切って第1導電層の第1部分と第2部分の間で直接流れるように、半導体層が、第1部分および第2部分のドーピング層の上と、ギャップ内で絶縁層に接触して形成される。
請求項（抜粋）：
基板上に形成されたゲート電極層と、前記ゲート電極層上に形成された絶縁層と、その間のギャップによって分離された第1部分および第2部分を形成する第1導電層であって、前記ギャップが、前記ゲート電極層内のゲート電極に対応する位置に形成される、第1導電層と、前記トランジスタのソースおよびドレインを形成する、前記第1導電層の前記第1部分および前記第2部分に形成されるドーピング層と、前記ゲート電極の活性化時に電流が前記ギャップを横切って前記第1導電層内の前記第1部分と前記第2部分との間を直接に流れるように、前記第1部分および前記第2部分の前記ドーピング層の上および前記ギャップ内で前記絶縁層に接触して形成される半導体層とを含むトランジスタ。
IPC (4件)：
H01L 29/786
, G02F 1/1368
, H01L 51/00
, H01L 29/417
H01L 29/78 616 S
, G02F 1/136 500
, H01L 29/28
, H01L 29/50 U
, H01L 29/78 617 K
, H01L 29/78 618 B
