特許
J-GLOBAL ID：200903061866209884

半導体装置及びトランジスタ

発明者：
石井 智之

石井 智之 について

, 
矢野 和男

矢野 和男 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 小川 勝男 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-279525
公開番号（公開出願番号）：特開2002-094029
出願日： 2000年09月14日
公開日（公表日）： 2002年03月29日
要約：
【要約】【課題】 本願発明は、低コストで高性能のロジック、メモリ混載の半導体装置を提供するものである。本願発明は、微細化がさらに進んでも動作が可能である高集積メモリ、あるいはこのメモリを用いた半導体装置を提供する。【解決手段】 本願発明は、書込みトランジスタを介して注入、放出を行った電荷を、書込みトランジスタのしきい電圧変化によって読出すことを特徴とする。書込みトランジスタのチャネルを絶縁膜上の半導体薄膜より構成し、リーク電流低減を実現する。
請求項（抜粋）：
ソース領域、ドレイン領域、及び当該ソース領域と当該ドレイン領域を接続する半導体材料からなる第1のチャネル領域と、前記第1のチャネル領域の電位を制御する第1のゲート電極とを有し、且つ前記第1のチャネル領域が絶縁膜上に設けられている第1のトランジスタと、ソース領域、ドレイン領域、及び当該ソース領域と当該ドレイン領域を接続する半導体材料からなる第2のチャネル領域と、前記第2のチャネル領域の電位を制御する第2のゲート電極とを有し、前記第2のチャネル領域と静電容量を介して配された電荷蓄積領域を有する第2のトランジスタを有し、前記第2のトランジスタのソース領域がソース線に接続され、前記第1のトランジスタのソース領域あるいはドレイン領域の一端が前記第2のトランジスタの電荷蓄積領域に接続され、前記第1のトランジスタのソース領域あるいはドレイン領域の他端がデータ線に接続されることを特徴とする半導体装置。
IPC (3件)：
H01L 27/108 ,  H01L 21/8242 ,  H01L 27/10 461
FI (2件)：
H01L 27/10 461 ,  H01L 27/10 671 C
Fターム (15件)：
5F083AD02 ,  5F083AD69 ,  5F083GA05 ,  5F083GA06 ,  5F083GA09 ,  5F083GA28 ,  5F083HA02 ,  5F083JA31 ,  5F083JA35 ,  5F083JA39 ,  5F083PR29 ,  5F083PR40 ,  5F083ZA07 ,  5F083ZA12 ,  5F083ZA28
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM