特許
J-GLOBAL ID：200903061872676893
クロック分配回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-306623
公開番号（公開出願番号）：特開平9-213808
出願日： 1996年11月18日
公開日（公表日）： 1997年08月15日
要約：
【要約】【課題】 同期式の順序回路のための、低減された配線面積を有しかつ雑音に強いクロック分配回路を提供する。【解決手段】 レイアウト領域1の中に、外部クロック信号CLKの供給を受けるクロックバッファ2の出力端子Aからフリップフロップ11,12,13の近傍を経由して折り返し点Bまで達する往配線3と、折り返し点Bから往配線3に沿って逆行して自由端Cまで達する復配線4とを有するクロック配線を設ける。更に、往配線3の上の第1のクロック信号の時間積分値と復配線4の上の第2のクロック信号の時間積分値との和が一方のクロック信号の1パルス分の時間積分値と等しくなった時点で第3のクロック信号を遷移させる機能を有するクロック分岐回路21をフリップフロップ11の近傍に設け、同様の機能を有するクロック分岐回路22をフリップフロップ12,13の近傍に設ける。
請求項（抜粋）：
同期式の順序回路において複数の記憶要素へクロック信号を分配するためのクロック分配回路であって、1つの端点から前記複数の記憶要素の近傍を経由して折り返し点まで達する往配線と、前記折り返し点から前記往配線に沿って逆行して自由端まで達する復配線とを有するクロック配線と、供給されたクロック信号に応じて前記往配線の端点へ原クロック信号を供給するためのクロックバッファと、各々前記複数の記憶要素のうちの対応する記憶要素の近傍に配置され、前記原クロック信号に対して遅延を有する前記往配線上の第1のクロック信号と、該第1のクロック信号より大きい遅延を有する前記復配線上の第2のクロック信号とをそれぞれ受け取り、かつ各々前記第1のクロック信号の時間積分値と前記第2のクロック信号の時間積分値との和が一方のクロック信号の1パルス分の時間積分値と等しくなった時点で遷移する第3のクロック信号を前記対応する記憶要素へ供給するための複数のクロック分岐回路とを備えたことを特徴とするクロック分配回路。
IPC (4件)：
H01L 21/82
, G06F 1/10
, H01L 27/04
, H01L 21/822
H01L 21/82 W
, G06F 1/04 330 A
, H01L 27/04 D
