特許

J-GLOBAL ID：200903061911427553

高誘電体物質を有するキャパシタの形成方法

発明者： 李 文姫 ,  張 奎煥 ,  宋 在寅 ,  宋 昌龍
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 志賀 正武 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-346184
公開番号（公開出願番号）：特開平11-243182
出願日： 1998年12月04日
公開日（公表日）： 1999年09月07日
要約：

【要約】【課題】 ストレージノード電極がBST塗布工程或いは後続のアニーリング工程中に酸化されることを防止するストレージキャパシタの形成方法を提供する。【解決手段】 ノードを有する半導体基板上に形成されたコンタクトプラグ38上に反応阻止層42及び白金層44を順次形成し、反応阻止層42を湿式エッチングして白金下で互い横方向に対向している凹部分48を形成する工程と、その上と白金層下に、酸化阻止用側壁スペーサー52を形成する工程とを含む。

請求項（抜粋）：

ノードを有する基板上にストレージセルキャパシタの形成方法にておいて、前記ノード上に反応阻止層を形成する工程と、前記反応阻止層上に白金層を形成する工程と、前記白金層及び前記反応阻止層を順序に乾式エッチングして、前記ストレージノード電極を形成する工程と、前記反応阻止層を湿式エッチングして反応阻止層の横方向のエッジを形成する工程と、前記反応阻止層を含んで前記白金層上に酸化阻止層を形成する工程と、前記酸化阻止層を乾式エッチングして前記反応阻止層の横方向のエッジ上と前記白金層の下に酸化阻止スペーサーを形成する工程とを含むことを特徴とするキャパシタの形成方法。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (3件)：

H01L 27/10 651 ,  H01L 27/04 C ,  H01L 27/10 621 Z

引用特許：

審査官引用 (1件)

• 薄膜キャパシタ及びその製造方法
  公報種別：公開公報   出願番号：特願平8-122636   出願人：日本電気株式会社