特許
J-GLOBAL ID：200903062045208452

フラッシュ・メモリ

発明者：
武塙 健一

武塙 健一 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 平戸 哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平6-113271
公開番号（公開出願番号）：特開平7-320492
出願日： 1994年05月27日
公開日（公表日）： 1995年12月08日
要約：
【要約】【目的】フラッシュ・メモリに関し、過消去状態のメモリセルの発生を防止する。【構成】消去ベリファイ時、未消去メモリセル数判定回路18により、未消去状態のメモリセルが所定の数、例えば、8個以下になったと判定された場合には、既消去状態のメモリセルに対して極く浅い書込みを行った後、次の消去動作を行う。
請求項（抜粋）：
消去ベリファイ時、未消去状態のメモリセルの数が所定の数以下になったことを判定した場合には、次の消去動作を行う前に、既消去状態のメモリセルに対して通常の書込みパルスよりもパルス幅の短い書込みパルスによる書込みを行うように所定の内部回路を制御する消去時書込み制御回路を設けて構成されていることを特徴とするフラッシュ・メモリ。
FI (2件)：
G11C 17/00 530 A ,  G11C 17/00 309 F
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM