特許
J-GLOBAL ID：200903062050311458

半導体装置

発明者：
平野 有一

平野 有一 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-107695
公開番号（公開出願番号）：特開2000-299466
出願日： 1999年04月15日
公開日（公表日）： 2000年10月24日
要約：
【要約】【課題】 リーク電流を流すことなく電流駆動能力の向上が図られたSOI構造のMISトランジスタを有する半導体装置を得る。【解決手段】 入力端N10を介して入力信号IN1を受けるインバータ1の出力である入力信号IN2を受けるCMOSインバータ2のNMOSトランジスタQ2のボディ領域の電位設定用にNMOSトランジスタQ3が設けられる。NMOSトランジスタQ3のソースが接地され、ゲートが入力端N10に接続され、ドレインがNMOSトランジスタQ2のボディ領域に接続される。NMOSトランジスタQ3のドレイン電位がNMOSトランジスタQ2のボディ領域の電位であるボディ電位V2となる。
請求項（抜粋）：
SOI構造のSOI層に形成され、第1及び第2の論理を採る第1の入力信号を受けるゲートと、前記第1の入力信号に基づく出力信号が出力される第1端と、第1の入力信号が前記第1及び第2の論理を採るのに対応して前記第1端との間がそれぞれオン/オフする第2端と、ボディ領域とを有する信号処理用MISトランジスタと、前記第1の入力信号が前記第2の論理から前記第1の論理へと遷移する第1の遷移と、前記第1の遷移によって前記第1の入力信号が採る前記第1の論理から、前記第1の入力信号が前記第2の論理へと遷移する第2の遷移との間において、前記信号処理用MISトランジスタの前記ボディ領域をフローティング状態にする第1動作から、前記ボディ領域から少数キャリアを引き抜く第2動作へと動作が切り替わる、少数キャリア引き抜き手段とを備える、半導体装置。
IPC (3件)：
H01L 29/786 ,  H01L 27/08 331 ,  H03K 19/0948
FI (4件)：
H01L 29/78 614 ,  H01L 27/08 331 E ,  H01L 29/78 626 B ,  H03K 19/094 B
Fターム (17件)：
5F048AB04 ,  5F048AC04 ,  5F048BA09 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5J056AA00 ,  5J056BB12 ,  5J056BB49 ,  5J056CC00 ,  5J056CC05 ,  5J056DD13 ,  5J056DD29 ,  5J056FF08 ,  5J056HH00 ,  5J056KK02
引用特許：
出願人引用 (1件)
  • ドライバ回路
    公報種別：公開公報   出願番号：特願平7-062339   出願人：日本電気株式会社
審査官引用 (1件)
  • ドライバ回路
    公報種別：公開公報   出願番号：特願平7-062339   出願人：日本電気株式会社

前のページに戻る

TOP

BOTTOM