特許
J-GLOBAL ID：200903062245895349

不揮発ラッチ回路および不揮発性フリップフロップ回路

発明者：
安 部 恵 子

安 部 恵 子 について

, 
平 井 隆 大

平 井 隆 大 について

, 
中 村 志 保

中 村 志 保 について

, 
森 瀬 博 史

森 瀬 博 史 について

, 
濱 田 基 嗣

濱 田 基 嗣 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (5件)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康
公報種別：公開公報
出願番号（国際出願番号）：特願2006-264590
公開番号（公開出願番号）：特開2008-085770
出願日： 2006年09月28日
公開日（公表日）： 2008年04月10日
要約：
【課題】微細化してもスケーラビリティーに優れ、膨大な書き換え耐性が不要となることを可能にする。【解決手段】入力信号の取り込みまたは遮断を制御する第1ゲート部と、第1入力端子および第1制御信号を受ける第2入力端子を有し、第1制御信号に応じてインバータかまたは一定電圧を出力するゲートとして動作する第1論理ゲートと、第1論理ゲートの出力を受ける第1入力端子および第1制御信号を受ける第2入力端子を有し、第1制御信号に応じてインバータかまたは一定電圧を出力するゲートとして動作する第2論理ゲートと、第2論理ゲートの出力を第1論理ゲートの第1入力端子に送出する第2ゲート部と、電流の流れる方向によって抵抗が変化する第1および第2抵抗素子と、第1および第2データ書き込み信号線と、第2論理回路の出力を第1出力ノードと、第1論理回路の出力の反転信号として出力する第2出力ノードと、を備えている。【選択図】図1
請求項（抜粋）：
入力信号を受ける入力ノードと、 ゲート信号に基づいて前記入力信号の取り込みまたは遮断を制御する第1ゲート部と、 駆動電源および接地電源に接続され、前記第1ゲート部から前記入力信号を受ける第1入力端子および第1制御信号を受ける第2入力端子を有し、前記第1制御信号に応じてインバータかまたは一定電圧を出力するゲートとして動作する第1論理ゲートと、 前記駆動電源および前記接地電源に接続され、前記第1論理ゲートの出力を受ける第1入力端子および前記第1制御信号を受ける第2入力端子を有し、前記第1制御信号に応じてインバータかまたは前記一定電圧を出力するゲートとして動作する第2論理ゲートと、 前記ゲート信号に基づいて前記第2論理ゲートの出力の取り込みまたは遮断を制御し、前記第2論理ゲートの出力を前記第1論理ゲートの前記第1入力端子に送出する第2ゲート部と、 前記駆動電源と、前記第1および第2論理ゲートとの間に設けられ、電流の流れる方向によって抵抗が変化する第1および第2スピン注入型MTJ素子と、 前記駆動電源と、前記第1および第2論理ゲートとの間に設けられた第1および第2データ書き込み信号線と、 前記第2論理回路の出力を出力信号として出力する第1出力ノードと、 前記第1論理回路の出力を前記出力信号の反転信号として出力する第2出力ノードと、 を備えていることを特徴とする不揮発性ラッチ回路。
IPC (2件)：
H03K 3/037 ,  H03K 3/356
FI (2件)：
H03K3/037 Z ,  H03K3/356 Z
Fターム (9件)：
5J034AB05 ,  5J034DB00 ,  5J034DB08 ,  5J043AA05 ,  5J043EE01 ,  5J043HH02 ,  5J043JJ10 ,  5J043KK00 ,  5J043KK06
引用特許：
出願人引用 (11件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM