特許

J-GLOBAL ID：200903062336748233

リセット信号発生回路

発明者： 滝本 久市 ,  松本 敬史
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平7-333735
公開番号（公開出願番号）：特開平9-181586
出願日： 1995年12月21日
公開日（公表日）： 1997年07月11日
要約：

【要約】【課題】システムが安定動作を開始する前までに確実にリセット信号を生成することができ、しかも、回路規模が小さく低消費電力化を図ることができるリセット信号発生回路を提供する。【解決手段】電源電圧Vは直列に接続されたダイオード接続したトランジスタ1,2を介して抵抗3に印加される。その抵抗3にかかる電圧V1 はインバータ4の入力端子に入力される。インバータ4は抵抗3にかかる電圧V1 に基づいてRSフリップフロップ5に対してリセット信号を出力する。

請求項（抜粋）：

電源電圧を直列に接続された複数のダイオード接続したトランジスタを介して抵抗に印加し、その抵抗にかかる電圧をインバータの入力端子に入力するようにしたリセット信号発生回路。

引用特許：

審査官引用 (3件)

• 特開平1-123521
  
• 低スタチック消費のパワーオンリセット回路
  公報種別：公開公報   出願番号：特願平5-184491   出願人：エッセヂエッセ-トムソンマイクロエレクトロニクスエッセ・エッレ・エッレ
• 特開平1-123521