半導体メモリ装置

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-106882
公開番号（公開出願番号）：特開平7-130185
出願日： 1994年05月20日
公開日（公表日）： 1995年05月19日
要約：

【要約】【目的】インバリッドデータを出力させることなくアドレスアクセス動作を高速化させることを可能とする。【構成】差動増幅回路27a〜27dのうちの1つから出力される読出データが、CMOSトランスファーゲート31〜34の1つおよびデータラッチ回路28を介してリードデータバスドライバ回路42に伝達される。その読出データがリードデータバスドライバ回路42に伝達されるまでは、信号φ3に応答して、リードデータバスRBUS,ZRBUSの電位を強制的に“L”とする。その後、リードデータバスドライバ回路42は、伝達される読出データに応じてリードデータバスRBUS,ZRBUSをドライブする。

請求項（抜粋）：

複数のワード線、前記複数のワード線に交差する複数のビット線対およびそれらのワード線とビット線対とに接続された複数のメモリセルを含むメモリセルアレイと、前記ビット線対のそれぞれにスイッチング手段を介して接続された複数の入出力線対と、前記複数の入出力線対のそれぞれに対応して設けられて選択的に動作し、各々が入出力線対の電位差を増幅して出力する複数の差動増幅手段と、前記差動増幅手段の出力信号を相補的に伝送するための第1および第2のデータ線と、前記複数の差動増幅手段の出力信号を選択的に受け、その出力信号に応答して前記出力信号と同相の信号を前記第1のデータ線に伝達する第1のドライブ手段と、前記複数の差動増幅手段の出力信号の逆相の信号を選択的に受け、その信号に応答して前記出力信号と逆相の信号を前記第2のデータ線に伝達する第2のドライブ手段と、前記第1および第2のデータ線から信号を受け、それらの信号の電位に応答して高インピーダンス状態および信号出力状態のいずれかの状態に制御される出力バッファ手段と、前記複数の差動増幅手段が動作する前において前記第1および第2のデータ線の電位が、前記出力バッファ手段を高インピーダンス状態にさせる電位になるように前記第1および第2のドライブ手段を制御する制御手段とを備えた、半導体メモリ装置。

IPC (2件)：

G11C 11/417 , G11C 11/409

FI (2件)：

G11C 11/34 305 , G11C 11/34 354 A

引用特許：

審査官引用 (5件)

特開平1-158692
特開昭61-294687
半導体集積回路
公報種別：公開公報出願番号：特願平3-170814 出願人：日本電気株式会社

全件表示

前のページに戻る