特許

J-GLOBAL ID：200903062397322433

スタティックRAM

発明者： 泉川 正則
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-000069
公開番号（公開出願番号）：特開平8-190792
出願日： 1995年01月04日
公開日（公表日）： 1996年07月23日
要約：

【要約】【目的】 複数の読み出しと書き込み用のポートを有するスタティックRAMの書き込みビット線の振幅を小さくすることにより、低電力化する。【構成】 メモリセルと書き込みバッファのレプリカと、レプリカ書き込みバッファ103の入力に、前クロックのレプリカのメモリセル102の保持データを与えるフリップフロップ101と、レプリカの書き込みバッファの入力データと、レプリカのメモリセルの保持データを入力する排他論理和回路104と、排他論理和回路の出力を保持するフリップフロップと、フリップフロップの出力を入力とするチャージポンプ106と、チャージポンプの出力を入力とする抵抗と容量からなる低域通過フィルタ107と、低域通過フィルタの出力が書き込み後のプリチャージトランジスタ,ワード線,列セレクト回路の駆動バッファ回路の電源に接続された構造を有する。

請求項（抜粋）：

メモリセルと、メモリセルの書き込みビット線と、書き込みバッファと、書き込みビット線の列セレクト回路と、書き込みビット線のプリチャージトランジスタと、メモリセルのワード線を駆動するバッファ回路と、前記列セレクト回路を駆動するバッファ回路と、前記プリチャージトランジスタを駆動するバッファ回路とを少なくとも有する、複数の読み出しと書き込み用のポートを有するスタティックRAMにおいて、前記メモリセルのレプリカと、前記書き込みバッファのレプリカと、前記書き込みバッファのレプリカの入力に、前クロックの前記メモリセルのレプリカの保持データを与えるフリップフロップと、前記書き込みバッファのレプリカの入力データと、前記メモリセルのレプリカの保持データを入力し、書き込みに成功したかどうかを判定する排他論理和回路と、前記排他論理和回路の出力を保持するフリップフロップと、前記フリップフロップの出力を入力とするチャージポンプ回路と、前記チャージポンプ回路の出力を入力とする抵抗と容量からなる低域通過フィルタとを備え、前記低域通過フィルタの出力が、書き込み後の前記プリチャージトランジスタ,ワード線,列セレクト回路を駆動する前記各バッファ回路の電源に接続されていることを特徴とするスタティックRAM。

IPC (3件)：

G11C 11/41 ,  H01L 21/8244 ,  H01L 27/11

FI (2件)：

G11C 11/34 K ,  H01L 27/10 381

引用特許：

審査官引用 (2件)

• 特開平4-159690
  
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平5-140495   出願人：松下電器産業株式会社