特許
J-GLOBAL ID：200903062426339740
DMA制御装置
発明者：
出願人/特許権者：
代理人 (10件)：
前田 弘
, 小山 廣毅
, 竹内 宏
, 嶋田 高久
, 竹内 祐二
, 今江 克実
, 藤田 篤史
, 二宮 克也
, 原田 智雄
, 井関 勝守
公報種別：公開公報
出願番号（国際出願番号）：特願2005-024998
公開番号（公開出願番号）：特開2006-215621
出願日： 2005年02月01日
公開日（公表日）： 2006年08月17日
要約：
【課題】 競合する複数のDMA要求の調停をするに際し、DMA実行順序を決定するための比較情報を減少させ、調停回路の回路規模を減らすとともに、制限時間内にDMA転送を行う。【解決手段】 各DMA要求コア101,102,103からDMA要求を行う際に、DMA転送の内容(転送開始アドレス、転送長、DMA転送で格納又は読み出される対象資源、読み出し/書き込みの区別等)を表すDMA転送情報31,32,33とともに、DMA実行開始要求時刻情報21,22,23を転送する。DMA実行開始要求時刻は、DMA実行終了要求時刻からDMA転送の所要時間を差し引いて得られ、アービタ装置100に転送される。アービタ装置100では、DMA実行開始要求時刻を見ながらDMAの実行順序を決定し、この順序に従ってDMAが実行される。【選択図】 図1
請求項（抜粋）：
複数チャネルのDMA(ダイレクトメモリアクセス)を制御するためのDMA制御装置であって、
複数のDMA要求コアと、
DMA実行順序を調停するためのアービタ装置と、
前記複数のDMA要求コアと前記アービタ装置とに共通に時刻情報を発行するタイマとを備え、
前記複数のDMA要求コアは、各々DMA要求を発行する際に前記タイマから発行された時刻情報を参照しながら、DMA実行終了要求時刻までにDMA転送が終わるべくDMA実行開始要求時刻を算出し、DMA転送の内容を表すDMA転送情報とともにDMA実行開始要求時刻を表す情報を前記アービタ装置へ送り、
前記アービタ装置は、各DMA要求コアのDMA実行開始要求時刻をもとにDMA実行順序を調停することを特徴とするDMA制御装置。
IPC (2件)：
FI (2件)：
G06F13/362 510E
, G06F13/28 310E
5B061BA01
, 5B061BB08
, 5B061DD11
