特許
J-GLOBAL ID：200903062486663872
半導体メモリ装置の電圧駆動回路
発明者：
出願人/特許権者：
代理人 (1件)：
高月 猛
公報種別：公開公報
出願番号（国際出願番号）：特願平8-008459
公開番号（公開出願番号）：特開平8-241591
出願日： 1996年01月22日
公開日（公表日）： 1996年09月17日
要約：
【要約】【課題】 活性時におけるメモリ回路のMOSトランジスタスイッチング特性を良好にし且つ待機時におけるサブスレッショールド電流を抑えてリーク電流を極力抑制することを可能にする。【解決手段】 メモリの活性、待機等の各動作状態ごとに適切な電圧を回路へ供給可能な電圧駆動回路を設ける。このような電圧駆動回路は、第1電圧発生回路11及び第2電圧発生回路12にスイッチ回路13を接続して構成する。スイッチ回路13は、例えばRAS等によるメモリ装置の活性モードと待機モードを示すモード制御信号φに従い、第1電源電圧Vcc1又は第2電源電圧Vcc2を選択的にメモリ回路14へ供給する。Vcc2はメモリ回路の動作に支障ない程度のVcc1よりも低いものである。これにより、メモリ回路14におけるMOSトランジスタのしきい値電圧が、活性時には実質的に低めになりスイッチング特性が向上し、待機時には高めになりリーク電流が抑制される。
請求項（抜粋）：
半導体メモリ装置内のメモリ回路へ動作電源を提供する電圧駆動回路において、第1の電圧を発生する第1電圧発生回路と、該第1の電圧と異なる第2の電圧を発生する第2電圧発生回路と、これら第1電圧発生回路及び第2電圧発生回路とメモリ回路との間に設けられ、該メモリ回路の動作状態に応じて第1の電圧又は第2の電圧を選択的に供給するスイッチ回路と、を備えることを特徴とする電圧駆動回路。
引用特許：
前のページに戻る
