特許
J-GLOBAL ID：200903058177800388

電力低減機構を持つ半導体集積回路とそれを用いた電子装置

発明者：
堀口 真志

堀口 真志 について

, 
内山 ▲邦▼男

内山 ▲邦▼男 について

, 
伊藤 清男

伊藤 清男 について

, 
阪田 健

阪田 健 について

, 
青木 正和

青木 正和 について

, 
河原 尊之

河原 尊之 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-022392
公開番号（公開出願番号）：特開平6-237164
出願日： 1993年02月10日
公開日（公表日）： 1994年08月23日
要約：
【要約】【目的】 本発明の目的は、高速・低消費電力の半導体集積回路ならびにそれを用いた電子装置を提供することにある。【構成】 MOSトランジスタ回路(L)と電源(VCC、VSS)との間に大電流と小電流との電流供給を制御する手段(スイッチSC、SS、抵抗RC、RS)を挿入する。用途に応じて電流を大小に切換えてMOSトランジスタ回路(L)に供給する。用途に応じてこのMOSトランジスタ回路を用いて電子装置を構成する。【効果】 待機時には小電流とし低消費電力性を得て、動作時には大電流として高速性を得ることができる。
請求項（抜粋）：
第1のMOSトランジスタと、そのソース・ドイレン経路が第1動作電位点と第2動作電位点との間に上記第1のMOSトランジスタのソース・ドイレン経路と直列接続された第2のMOSトランジスタとを少なくとも具備してなり、上記第1のMOSトランジスタの上記ソース・ドレイン経路と上記第2のMOSトランジスタの上記ソース・ドレイン経路との共通接続点である出力ノードから出力信号を得る如く構成されたMOSトランジスタ回路であって、上記第1と第2のMOSトランジスタの少なくとも一方に接続され、制御信号が供給される制御回路手段をさらに具備してなり、該制御回路手段に供給される上記制御信号を第1の状態に設定することにより、上記一方のトランジスタの上記ソースに比較的大きな電流が流れることを許容せしめ、上記制御回路手段に供給される上記制御信号を上記第1の状態と異なる第2の状態に設定することにより、上記一方のトランジスタの上記ソースに流れる電流を上記比較的大きな電流より小さな値に制限することを特徴とする半導体集積回路。
IPC (3件)：
H03K 19/0948 ,  H01L 27/092 ,  H03K 17/687
FI (3件)：
H03K 19/094 B ,  H01L 27/08 321 L ,  H03K 17/687 F
引用特許：
審査官引用 (20件)
  • 特開平2-179121
  • 特開平1-181225
  • 特開昭57-081728
全件表示

前のページに戻る

TOP

BOTTOM