特許

J-GLOBAL ID：200903062488014570

電子回路装置及びその試験方法

発明者： 谷口 修 ,  丸山 茂幸 ,  水越 正孝 ,  田代 一宏
出願人/特許権者： 富士通株式会社
代理人 (1件)： 國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願2003-095779
公開番号（公開出願番号）：特開2004-301713
出願日： 2003年03月31日
公開日（公表日）： 2004年10月28日
要約：

【課題】電極表面を傷付けることなく、しかも他の重要問題を生ぜしめることなく容易且つ確実に電子回路装置の電気的特性を試験する。【解決手段】電極パッド13と対応して接続されてなり電気的特性検査のみに供される試験用電極パッド6を持つ言わばダミーシートである再配線層14を半導体チップ表面に形成し、試験用電極パッド6を介して特性検査を行う。試験後には再配線層14をバイト10を用いた切削加工により除去する。【選択図】 図2

請求項（抜粋）：

表面に配線の電極を有する電子回路装置の電気的特性を試験するに際して、 前記電子回路装置の表面に、前記電極と対応して接続されてなる試験用電極を有する再配線層を形成するステップと、 前記再配線層の前記試験用電極を通じて前記電極と間接的に外部接続し、前記電気的特性を試験するステップと、 前記再配線層を除去するステップと を含むことを特徴とする電子回路装置の試験方法。

IPC (5件)：

G01R31/28 ,  H01L21/3205 ,  H01L21/66 ,  H01L21/822 ,  H01L27/04

FI (5件)：

G01R31/28 U ,  H01L21/66 E ,  H01L21/88 T ,  H01L27/04 E ,  H01L27/04 T

Fターム (42件)：

2G132AA00 ,  2G132AK00 ,  2G132AL11 ,  4M106AA01 ,  4M106AA02 ,  4M106AC13 ,  4M106AD07 ,  4M106AD24 ,  5F033HH09 ,  5F033JJ11 ,  5F033JJ13 ,  5F033JJ17 ,  5F033KK09 ,  5F033NN06 ,  5F033PP15 ,  5F033PP19 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ19 ,  5F033QQ21 ,  5F033QQ37 ,  5F033QQ47 ,  5F033RR22 ,  5F033SS21 ,  5F033VV07 ,  5F033VV12 ,  5F033VV16 ,  5F033XX01 ,  5F033XX13 ,  5F033XX33 ,  5F033XX34 ,  5F033XX37 ,  5F038BE07 ,  5F038CA10 ,  5F038CA18 ,  5F038DT04 ,  5F038DT15 ,  5F038DT16 ,  5F038EZ20

引用特許：

審査官引用 (1件)

• プローブカード及び半導体装置の試験方法
  公報種別：公開公報   出願番号：特願平11-110061   出願人：富士通株式会社