特許
J-GLOBAL ID:200903062514843130
電子回路及びその駆動方法、電子装置、電気光学装置、及び電子機器
発明者:
出願人/特許権者:
代理人 (1件):
稲葉 良幸 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-101837
公開番号(公開出願番号):特開2003-295824
出願日: 2002年04月03日
公開日(公表日): 2003年10月15日
要約:
【要約】【課題】 低階調レベルでのデータの書き込み遅延を解消する。【解決手段】 本発明の画素回路10は、電流出力端子に接続された有機EL素子12に駆動電流を供給する駆動トランジスタTr5と、駆動トランジスタTr5の電流制御端子へ蓄積電荷に対応した所定の電圧を印加する保持キャパシタCrと、可変電圧源Vddから供給された電圧変化を容量カップリングを介して電流制御端子に伝達する容量素子Csとを備える。保持キャパシタCrは、蓄積電荷に対応した所定の電圧を電流制御端子に印加することによって駆動トランジスタTr5を駆動し、階調表示に対応して予め時間長が定められた発光期間を通じて有機EL素子12への駆動電流の供給を促す一方、容量素子Csは、発光期間経過後において、可変電源Vddから出力された電圧変化を容量カップリングを介して電流制御端子に印加することで、有機EL素子12への駆動電流の供給を停止する。
請求項(抜粋):
電子素子に電流を供給するトランジスタと、前記トランジスタのゲート端子に印加する電圧値に対応した電荷量を保持する電荷保持手段とを備え、前記電荷保持手段は第1の容量素子を含み、前記第1の容量素子は可変電圧供給手段に接続可能である、電子回路。
IPC (7件):
G09G 3/30
, G09G 3/20 611
, G09G 3/20 612
, G09G 3/20 621
, G09G 3/20 624
, G09G 3/20 641
, H05B 33/14
FI (7件):
G09G 3/30 J
, G09G 3/20 611 J
, G09G 3/20 612 D
, G09G 3/20 621 F
, G09G 3/20 624 B
, G09G 3/20 641 D
, H05B 33/14 A
Fターム (20件):
3K007AB17
, 3K007DB03
, 3K007GA04
, 5C080AA06
, 5C080BB05
, 5C080DD05
, 5C080DD08
, 5C080EE29
, 5C080FF03
, 5C080FF11
, 5C080FF12
, 5C080HH09
, 5C080JJ02
, 5C080JJ03
, 5C080JJ04
, 5C080JJ06
, 5C080KK02
, 5C080KK04
, 5C080KK07
, 5C080KK43
引用特許:
前のページに戻る